ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04832-SEP

アクティブ

耐放射線特性、30krad、超低ノイズ、3.2GHz、15 出力、JESD204C クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04832-SEP

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
HTQFP (PAP) 64 144 mm² 12 x 12
  • VID#: V62/22612
    • 総照射線量耐性：30krad (ELDRS フリー)
    • SEL 耐性 > 43MeV × cm2/mg
    • SEFI 耐性 > 43MeV × cm2/mg
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外部 VCO または分配入力に対応
  • 超低ノイズ (2500MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：54fs
    • RMS ジッタ (100Hz～20MHz)：64fs
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：61fs
    • RMS ジッタ (100Hz～100MHz)：67fs
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ
  • VID#: V62/22612
    • 総照射線量耐性：30krad (ELDRS フリー)
    • SEL 耐性 > 43MeV × cm2/mg
    • SEFI 耐性 > 43MeV × cm2/mg
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外部 VCO または分配入力に対応
  • 超低ノイズ (2500MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：54fs
    • RMS ジッタ (100Hz～20MHz)：64fs
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：61fs
    • RMS ジッタ (100Hz～100MHz)：67fs
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

LMK04832-SEP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。

LMK04832-SEP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
LMK04832-SP アクティブ 放射線耐性保証 (RHA)、超低ノイズ、3.2GHz、15 出力、クロック ジッタ クリーナ 3.2-GHz jitter cleaner with JESD204C support, 100-krad TID, and 120-MeV-cm2/mg for GEO missions

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04832-SEP 宇宙グレード、超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナ データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2022年 12月 23日
* 放射線と信頼性レポート LMK04832-SEP TID RLAT Report 2022年 11月 19日
* 放射線と信頼性レポート LMK04832-SEP Process Flow and Reliability Report PDF | HTML 2022年 11月 18日
* 放射線と信頼性レポート LMK04832-SEP Single-Event Effects Report PDF | HTML 2022年 11月 18日
アプリケーション・ノート 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 5月 1日
アプリケーション・ノート Multi-Clock Synchronization 2019年 12月 30日
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
Analog Design Journal When is the JESD204B interface the right choice? 2014年 1月 22日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK04832SEPEVM — LMK04832-SEP 超低ノイズ、3.2GHz、15 出力、クロック ジッタ クリーナ用評価基板

LMK04832-SEP 評価基板 (EVM) は、LMK04832-SEP の性能と機能を評価するためのプラットフォームです。この製品は、宇宙グレード、超低ノイズ、JESD204B/C 対応、デュアル ループ クロック ジッタ クリーナです。

各 評価基板 (EVM) が搭載している LMK04832-SEP デバイスはエンジニアリング モデルであり、エンジニアリング評価のみを意図しています。このデバイスと評価基板 (EVM) は、
認定、量産、放射線テスト、航空での使用には適していません。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
評価ボード

ALPHA-3P-ADM-VA601-SPACE-AMD — AMD Versal コア XQRVC1902 ACAP と TI の耐放射線特性製品を採用した Alpha Data の ADM-VA601 キット

これは 6U の VPX フォーム ファクタで、AMD-Xilinx® Versal AI Core XQRVC1902 適応型 SoC/FPGA を提示します。ADM-VA600 は、1 個の FMC+ コネクタ、DDR4 DRAM、システム監視機能を搭載したモジュール型ボードのデザインです。主な部品は、耐放射線特性のパワー マネージメント、インターフェイス、クロック処理機能、組込みプロセッシング (-SEP) の各デバイスです。

購入先：Alpha Data Parallel Systems Ltd.
パートナー サイトへアクセス
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK04832-SEP IBIS Model

SNAM259.ZIP (168 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

TIDA-010260 — 4T5R 宇宙グレード統合型トランシーバのリファレンス デザイン

4T5R 宇宙グレード統合型トランシーバのリファレンス デザインは、クロッキング ソリューションと電源ソリューションを搭載したフル RF サンプリング トランシーバを組み込んでいます。このデザインでは、すべて SEP 特性の TI デバイスと宇宙認定取得済みの受動部品が VITA-57 フォーム ファクタ内に搭載されています。
設計ガイド: PDF
リファレンス・デザイン

TIDA-010274 — 宇宙グレードのディスクリート RF サンプリング トランシーバのリファレンス デザイン

このリファレンス デザインは、10GSPS のデュアル D/A コンバータと、5GSPS のデュアル A/D コンバータを搭載しているほか、X バンドまでの各帯域をサポートする RF インターフェイスに複数のアクティブ バランを採用しています。このデザインには、宇宙グレードのクロック処理ドーター カードと、宇宙グレードの電源ソリューション ドーター カードも付属しています。
設計ガイド: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
HTQFP (PAP) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ