ホーム クロックとタイミング クロック ジェネレータ
ホーム
クロックとタイミング
クロック ジェネレータ
新規

LMK3H2104

アクティブ

4 出力、PCIe Gen 1 ～ Gen 7 準拠、BAW リファレンスレス クロック ジェネレータ、クロック マルチプレクサおよびバッファ

ご注文はこちら
データシート

LMK3H2104

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 4 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Catalog
Number of outputs 4 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Catalog
VQFN (RGE) 24 16 mm² 4 x 4
  • BAW 共振器を内蔵
    • 外部 XTAL/XO は不要
  • 柔軟な出力周波数
    • 2 つの分数出力分周器 (FOD)、個別のチャネル分周器
    • 最大 400MHz の出力周波数
  • 柔軟な出力フォーマット
    • 1.2/1.8/2.5/3.3V LVCMOS
    • DC または AC 結合 LVDS
    • プログラム可能なスイング付きの LP-HCSL。LVPECL、CML、その他の形式は、LP-HCSL から派生できます
  • 非常に小さいジッタ
    • SSC ジッタ付き、最大 61fs の PCIe Gen 5 CC
    • SSC ジッタ付き、最大 36.4fs の PCIe Gen 6 CC
    • SSC ジッタ付き、最大 25.5fs の PCIe Gen 7 CC
  • PCIe Gen 1～Gen 7 準拠
  • 構成可能な SSC
    • プログラム可能なダウン スプレッド：0.05% ～ -3%、センター スプレッド：±0.025% ～ ±1.5%、またはプリセット - 0.1%、-0.25%、-0.3%、-0.5% のダウン スプレッド
  • 3 つの入力LMK3H2108) または 1 つの入力 (LMK3H2104) を任意の出力にバイパス可能
  • 最大スタートアップ時間 5ms
  • フェイルセーフ入力ピンは、デバイスの電源がオフのときは high にプルアップできます
  • 柔軟な電源
    • 各 VDD ピンは、1.8V、2.5V、3.3V に個別に接続できます
    • 各 VDDO ピンは、1.8V、2.5V、3.3V に設定して個別に接続できます
  • 周囲温度範囲：-40℃ ～ 105℃
  • BAW 共振器を内蔵
    • 外部 XTAL/XO は不要
  • 柔軟な出力周波数
    • 2 つの分数出力分周器 (FOD)、個別のチャネル分周器
    • 最大 400MHz の出力周波数
  • 柔軟な出力フォーマット
    • 1.2/1.8/2.5/3.3V LVCMOS
    • DC または AC 結合 LVDS
    • プログラム可能なスイング付きの LP-HCSL。LVPECL、CML、その他の形式は、LP-HCSL から派生できます
  • 非常に小さいジッタ
    • SSC ジッタ付き、最大 61fs の PCIe Gen 5 CC
    • SSC ジッタ付き、最大 36.4fs の PCIe Gen 6 CC
    • SSC ジッタ付き、最大 25.5fs の PCIe Gen 7 CC
  • PCIe Gen 1～Gen 7 準拠
  • 構成可能な SSC
    • プログラム可能なダウン スプレッド：0.05% ～ -3%、センター スプレッド：±0.025% ～ ±1.5%、またはプリセット - 0.1%、-0.25%、-0.3%、-0.5% のダウン スプレッド
  • 3 つの入力LMK3H2108) または 1 つの入力 (LMK3H2104) を任意の出力にバイパス可能
  • 最大スタートアップ時間 5ms
  • フェイルセーフ入力ピンは、デバイスの電源がオフのときは high にプルアップできます
  • 柔軟な電源
    • 各 VDD ピンは、1.8V、2.5V、3.3V に個別に接続できます
    • 各 VDDO ピンは、1.8V、2.5V、3.3V に設定して個別に接続できます
  • 周囲温度範囲：-40℃ ～ 105℃

LMK3H2104 および LMK3H2108 は、BAW ベースのクロック ジェネレータで、外部の XTAL や XO を必要としません。これらのデバイスは、PCIe クロック ジェネレータまたは汎用クロック ジェネレータとして使用できます。2 つの FOD (フラクショナル出力デバイダ) は、柔軟な周波数、低消費電力、低ジッタを同時に実現します。

LMK3H2104 は、最大 4 つの差動出力と 2 つの LVCMOS 出力、または最大 10 個の LVCMOS 出力を供給できます。LMK3H2108 は、最大 8 つの差動出力または 16 個の LVCMOS 出力を備えています。

LMK3H2104 には 1 つのクロック入力、LMK3H2108 には 3 つのクロック入力があります。クロック入力には、クロック多重化およびバッファリング機能があります。各出力バンクは独立して任意のクロック ソースを選択できます。

GPI ピンと GPIO ピンにより、制御の柔軟性が向上します。これらのピンは、個別の OE、グループ化された OE、I2C アドレスの選択、OTP ページの選択、PWRGD/PWRDN#、ステータス出力、その他の機能として構成できます。

このデバイスは、ワンタイム プログラマブル (OTP) 不揮発性メモリをサポートしており、カスタマイズと出荷時に事前プログラムが可能です。

LMK3H2104 および LMK3H2108 は、BAW ベースのクロック ジェネレータで、外部の XTAL や XO を必要としません。これらのデバイスは、PCIe クロック ジェネレータまたは汎用クロック ジェネレータとして使用できます。2 つの FOD (フラクショナル出力デバイダ) は、柔軟な周波数、低消費電力、低ジッタを同時に実現します。

LMK3H2104 は、最大 4 つの差動出力と 2 つの LVCMOS 出力、または最大 10 個の LVCMOS 出力を供給できます。LMK3H2108 は、最大 8 つの差動出力または 16 個の LVCMOS 出力を備えています。

LMK3H2104 には 1 つのクロック入力、LMK3H2108 には 3 つのクロック入力があります。クロック入力には、クロック多重化およびバッファリング機能があります。各出力バンクは独立して任意のクロック ソースを選択できます。

GPI ピンと GPIO ピンにより、制御の柔軟性が向上します。これらのピンは、個別の OE、グループ化された OE、I2C アドレスの選択、OTP ページの選択、PWRGD/PWRDN#、ステータス出力、その他の機能として構成できます。

このデバイスは、ワンタイム プログラマブル (OTP) 不揮発性メモリをサポートしており、カスタマイズと出荷時に事前プログラムが可能です。
filter その他の クロック ジェネレータ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK3H2104 および LMK3H2108 4 および 8 出力 PCIe Gen 1 ～ 7 準拠、低ジッタ汎用 BAW クロック ジェネレータ データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 11月 14日
ユーザー・ガイド LMK3H2104(L) Configuration Addendum PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A01 Configuration Guide PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A01 Register Map PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A09 Configuration Guide PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A09 Register Map PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A0D Register Map PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A0E Configuration Guide PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A0E Register Map PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104x02 Register Map PDF | HTML 2026年 1月 22日
ユーザー・ガイド LMK3H2104A10 Register Map PDF | HTML 2026年 1月 21日
ユーザー・ガイド LMK3H2104 Register Map PDF | HTML 2025年 8月 21日
証明書 LMK3H2104EVM EU Declaration of Conformity (DoC) 2025年 7月 22日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

アプリケーション・ソフトウェアとフレームワーク

LMK3H2108-DESIGN — LMK3H210x configuration GUI software

Software provides configuration support for LMK3H2104 and LMK3H2108 devices
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
リクエスト
アプリケーション・ソフトウェアとフレームワーク

LMK3H2108-GUI — Programming GUI for the public release of the LMK3H2108 devices.

The TICS Pro 2 software is required for interfacing with the LMK3H210x family of devices. This allows for handling of the register paging functionality automatically.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
リクエスト
シミュレーション・モデル

LMK3H210X IBIS Model

SNAM304.ZIP (291 KB) - IBIS Model
ダウンロード
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGE) 24 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ