ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

CDCDB2000

アクティブ

PCIe® Gen 1 ～ Gen 7 向け、DB2000QL 準拠、20 出力のクロック バッファ

ご注文はこちら
データシート

CDCDB2000

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
TLGA (NPP) 80 36 mm² 6 x 6
  • 85Ω の出力終端を内蔵した 20 の LP-HCSL 出力
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • DB2000QL フィルタ後の付加位相ジッタ： < 0.08ps rms
  • PCIe Gen 6 および Gen 7 Common Clock (CC) および Individual Reference (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • サイクル間ジッタ：< 50ps
  • 出力間スキュー：< 50ps
  • 入出力間遅延：3ns 未満
  • コアおよび入出力電源電圧：3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • PD# モードでの出力制御のためのサイドバンド インターフェイス (SBI)
  • 9 つの選択可能な SMBus アドレス
  • 消費電力：600mW 未満
  • 6mm × 6mmの 80 ピン TLGA/GQFN パッケージ
  • 85Ω の出力終端を内蔵した 20 の LP-HCSL 出力
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • DB2000QL フィルタ後の付加位相ジッタ： < 0.08ps rms
  • PCIe Gen 6 および Gen 7 Common Clock (CC) および Individual Reference (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • サイクル間ジッタ：< 50ps
  • 出力間スキュー：< 50ps
  • 入出力間遅延：3ns 未満
  • コアおよび入出力電源電圧：3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • PD# モードでの出力制御のためのサイドバンド インターフェイス (SBI)
  • 9 つの選択可能な SMBus アドレス
  • 消費電力：600mW 未満
  • 6mm × 6mmの 80 ピン TLGA/GQFN パッケージ

CDCDB2000 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス クロックを分配できる 20 出力 LP-HCSL、DB2000QL 準拠クロック バッファです。SMBus、SBI、8 つの出力イネーブル ピンにより、20 の出力すべてを個別に設定および制御できます。CDCDB2000 は DB2000QL から派生したバッファであり、DB2000QL 仕様のシステム パラメータを満たし、または上回る性能を備えています。CDCDB2000 は 80 ピンの 6mm × 6mm TLGA/GQFN パッケージに封止されています。

CDCDB2000 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンス クロックを分配できる 20 出力 LP-HCSL、DB2000QL 準拠クロック バッファです。SMBus、SBI、8 つの出力イネーブル ピンにより、20 の出力すべてを個別に設定および制御できます。CDCDB2000 は DB2000QL から派生したバッファであり、DB2000QL 仕様のシステム パラメータを満たし、または上回る性能を備えています。CDCDB2000 は 80 ピンの 6mm × 6mm TLGA/GQFN パッケージに封止されています。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
CDCDB800 アクティブ PCIe® Gen 1 ～ Gen 7 向け、8 出力のクロック バッファ DB800ZL compliant with output enable/disable

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート CDCDB2000 PCIe Gen 1～Gen 7 用 DB2000QL 準拠 20 出力クロック バッファ データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025年 10月 7日
ユーザー・ガイド RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. PDF | HTML 2024年 7月 18日
ユーザー・ガイド CDCDB2000 User's Guide 2019年 10月 29日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

CDCDB2000 IBIS Model (Rev. A)

SNAM232A.ZIP (30 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
ガーバー・ファイル

CDCDB2000 Board Files

SNAC085.ZIP (11498 KB)
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TLGA (NPP) 80 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ