LMK60E0-156257
- 低ノイズ、高性能
- ジッタ：150fs RMS (標準値)、Fout > 100MHz
- PSRR: –60dBc、堅牢な電源ノイズ耐性
- 対応出力フォーマット
- LVPECLおよびLVDS: 最高800MHz
- HCSL: 最大400MHz
- 合計周波数公差：±50ppm (LMK60X2)、±25ppm (LMK60X0)
- 動作電圧: 3.3V
- 工業用温度範囲: -40℃～+85℃
- 7mm× 5mmの6ピン・パッケージ、業界標準の7050 XOパッケージとピン互換
LMK60XXデバイスは低ジッタの発振器で、一般的に使用されるリファレンス・クロックを生成します。このデバイスは、任意のリファレンス・クロック周波数をサポートするよう工場であらかじめプログラムされ、出力フォーマットとしてLVPECLおよびLVDSで最高800MHz、HCSLで最高400MHzをサポートします。内部的な電力コンディショニングにより、電源リップル除去(PSRR)が非常に優れているため、電力供給ネットワークのコストと複雑性を減らすことができます。単一の3.3V±5%電源で動作します。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK60XX 高性能低ジッタ発振器 データシート (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2017/12/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計ツール
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFM (SIA) | 6 | Ultra Librarian |