ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04616

アクティブ

超低ノイズ、低消費電力の JESD204B 準拠クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04616

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 4 Number of outputs 16 RMS jitter (fs) 65 Features JESD204B Output frequency (min) (MHz) 0.03 Output frequency (max) (MHz) 2000 Output type LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 1.7 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85
Number of input channels 4 Number of outputs 16 RMS jitter (fs) 65 Features JESD204B Output frequency (min) (MHz) 0.03 Output frequency (max) (MHz) 2000 Output type LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 1.7 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85
NFBGA (ZCR) 144 100 mm² 10 x 10
  • デュアル・ループ DLL アーキテクチャ
  • 超低ノイズ (10kHz～20MHz)
    • RMS ジッタ (1966.08MHz)：48fs
    • RMS ジッタ (983.04MHz)：50fs
    • RMS ジッタ (122.88MHz)：61fs
  • ノイズ・フロア (122.88MHz)：-165dBc/Hz
  • JESD204B をサポート
    • シングル・ショット、パルス、連続の SYSREF
  • 8 つの周波数グループの 16 の差動出力クロック
    • 700mVpp～1600mVpp のプログラム可能な出力スイング
    • 各出力ペアを SYSREF クロック出力に構成可能
    • 16 ビットのチャネル分周器
    • 最低 SYSREF 周波数 25kHz
    • 最高出力周波数：2GHz
    • 高精度デジタル遅延、動的に調整可能
      • クロック分配パス周波数 × 1/2 のデジタル遅延 (DDLY) (最高 2GHz)
    • 60ps ステップのアナログ遅延
    • 50% デューティ・サイクルの出力分周、1～65535
      (偶数または奇数)
  • 4 つのリファレンス入力
    • 入力喪失時のホールドオーバー・モード
    • 自動および手動スイッチオーバー・モード
    • 信号喪失 (LOS) 検出
  • 消費電力 1.05W (標準値、16 出力がアクティブな場合)
  • 通常、1.8V (出力、入力) および 3.3V (デジタル、PLL1、PLL2_OSC、PLL2 コア) 電源で動作
  • プログラム可能なループ・フィルタを完全統合
  • PLL2
    • 最大レート 250MHz の PLL2 位相検出器
    • OSCin 周波数ダブラー
    • 低ノイズ VCO を内蔵
  • 内部電力調整：VDDO で -80dBc より優れた PSRR により 122.88MHz の差動出力を実現
  • 3 線式または 4 線式 SPI インターフェイス (4 線式がデフォルト)
  • 産業用周囲温度：-40ºC～+85ºC
  • 105ºC の PCB 温度をサポート (サーマル・パッドで測定)
  • LMK04616：10mm × 10mm の NFBGA-144 パッケージ (0.8mm ピッチ)
  • デュアル・ループ DLL アーキテクチャ
  • 超低ノイズ (10kHz～20MHz)
    • RMS ジッタ (1966.08MHz)：48fs
    • RMS ジッタ (983.04MHz)：50fs
    • RMS ジッタ (122.88MHz)：61fs
  • ノイズ・フロア (122.88MHz)：-165dBc/Hz
  • JESD204B をサポート
    • シングル・ショット、パルス、連続の SYSREF
  • 8 つの周波数グループの 16 の差動出力クロック
    • 700mVpp～1600mVpp のプログラム可能な出力スイング
    • 各出力ペアを SYSREF クロック出力に構成可能
    • 16 ビットのチャネル分周器
    • 最低 SYSREF 周波数 25kHz
    • 最高出力周波数：2GHz
    • 高精度デジタル遅延、動的に調整可能
      • クロック分配パス周波数 × 1/2 のデジタル遅延 (DDLY) (最高 2GHz)
    • 60ps ステップのアナログ遅延
    • 50% デューティ・サイクルの出力分周、1～65535
      (偶数または奇数)
  • 4 つのリファレンス入力
    • 入力喪失時のホールドオーバー・モード
    • 自動および手動スイッチオーバー・モード
    • 信号喪失 (LOS) 検出
  • 消費電力 1.05W (標準値、16 出力がアクティブな場合)
  • 通常、1.8V (出力、入力) および 3.3V (デジタル、PLL1、PLL2_OSC、PLL2 コア) 電源で動作
  • プログラム可能なループ・フィルタを完全統合
  • PLL2
    • 最大レート 250MHz の PLL2 位相検出器
    • OSCin 周波数ダブラー
    • 低ノイズ VCO を内蔵
  • 内部電力調整：VDDO で -80dBc より優れた PSRR により 122.88MHz の差動出力を実現
  • 3 線式または 4 線式 SPI インターフェイス (4 線式がデフォルト)
  • 産業用周囲温度：-40ºC～+85ºC
  • 105ºC の PCB 温度をサポート (サーマル・パッドで測定)
  • LMK04616：10mm × 10mm の NFBGA-144 パッケージ (0.8mm ピッチ)

LMK0461xデバイス・ファミリは、業界最高水準の性能と最低水準の消費電力を誇るJESD204B対応ジッタ・クリーナです。16のクロック出力を構成して、8つのJESD204Bコンバータ、あるいはデバイスおよびSYSREFクロックを使用したその他のロジック・デバイスを駆動できます。17個目の出力を構成して、PLL2からの信号や外付けVCXOのコピーを提供できます。

このデバイスは、完全統合されたPLL1およびPLL2ループ・フィルタ、多数の内蔵LDO、デジタルおよびアナログ遅延、3.3V、2.5V、1.8Vで出力をサポートする柔軟性、複数のSYSREFドメインを同時に生成するオプションといった特長を備え、使いやすいものとなっています。

JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに17の出力をそれぞれ個別に構成できます。

LMK0461xデバイス・ファミリは、業界最高水準の性能と最低水準の消費電力を誇るJESD204B対応ジッタ・クリーナです。16のクロック出力を構成して、8つのJESD204Bコンバータ、あるいはデバイスおよびSYSREFクロックを使用したその他のロジック・デバイスを駆動できます。17個目の出力を構成して、PLL2からの信号や外付けVCXOのコピーを提供できます。

このデバイスは、完全統合されたPLL1およびPLL2ループ・フィルタ、多数の内蔵LDO、デジタルおよびアナログ遅延、3.3V、2.5V、1.8Vで出力をサポートする柔軟性、複数のSYSREFドメインを同時に生成するオプションといった特長を備え、使いやすいものとなっています。

JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに17の出力をそれぞれ個別に構成できます。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04616 超低ノイズおよび低消費電力 JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 内蔵 データシート (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2019年 11月 11日
アプリケーション・ノート JESD204B Multi-Device Synchronization Using LMK0461x 2017年 8月 16日
アプリケーション・ノート LMK0461x Phase Noise Performance With DC-DC Converters (Rev. B) 2017年 7月 20日
アプリケーション・ノート SDPLL for LMK046xx Family 2017年 5月 15日
EVM ユーザー ガイド (英語) LMK04616 Evaluation Module 2017年 3月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK04616EVM — LMK04616 評価基板

LMK04616EVM は、JESD204B に準拠した超低ノイズかつ低消費電力のデュアル ループ ジッタ クリーナである LMK04616 を採用しています。LMK04616 の特長は、16 個の出力をすべて動作させているときの消費電力がわずか 1,200mW であること、および低ノイズの VCXO モジュールを使用して 65fs (フェムト秒) のジッタ (12kHz ～ 20MHz) をサポートしていることです。複数の内蔵 LDO は高 PSRR を実現しているので、複数の DC/DC コンバータと組み合わせることができます。
ユーザー ガイド: PDF
TI.com で取り扱いなし
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK0461X IBIS Model

SNAM204.ZIP (126 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
NFBGA (ZCR) 144 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ