ホーム クロックとタイミング クロック ネットワーク シンクロナイザ
ホーム
クロックとタイミング
クロック ネットワーク シンクロナイザ
新規

LMK5B12212

アクティブ

2.5GHz BAW VCO (バルク弾性波による電圧制御発振器) 内蔵、超低ジッタ、12 個の出力、1 個の DPLL、2 個の APLL ネットワーク シンクロナイザ

ご注文はこちら
データシート

LMK5B12212

アクティブ
データシート ご注文はこちら

製品詳細

Function Clock network synchronizer Number of outputs 12 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 12 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGC) 64 81 mm² 9 x 9
  • 超低ジッタ BAW VCO ベースのイーサネット クロック
    • 4MHz 1 次ハイパス フィルタ (HPF) を使用した 625MHz で 13fs の RMS ジッタ (標準値)
    • 4MHz 1 次 HPF を使用した 312.5MHz で 24fs の RMS ジッタ (標準値)
    • 312.5MHz での RMS ジッタ 42fs (標準値) / 60fs (最大値)
    • 156.25MHz での RMS ジッタ 47fs (標準値) / 65fs (最大値)

  • 2 つのアナログ位相ロック ループ (APLL) による 1 つの高性能デジタル位相ロック ループ (DPLL)

    • 1mHz～4kHz にプログラム可能な DPLL ループ フィルタの帯域幅
    • 1ppt 未満の DCO 周波数調整ステップ サイズ
  • 2 差動またはシングルエンド DPLL 入力
    • 入力周波数：1Hz (1PPS) ～ 800MHz
    • デジタル ホールドオーバー および ヒットレス スイッチング
  • プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、 12 の差動出力
    • 最大 16 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT2_P/N から OUT11_P/N までの 10 つの差動出力で構成した場合)
    • プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
    • PCIe Gen 1～6 準拠
  • I2C または 3 線式 / 4 線式 SPI
  • 超低ジッタ BAW VCO ベースのイーサネット クロック
    • 4MHz 1 次ハイパス フィルタ (HPF) を使用した 625MHz で 13fs の RMS ジッタ (標準値)
    • 4MHz 1 次 HPF を使用した 312.5MHz で 24fs の RMS ジッタ (標準値)
    • 312.5MHz での RMS ジッタ 42fs (標準値) / 60fs (最大値)
    • 156.25MHz での RMS ジッタ 47fs (標準値) / 65fs (最大値)

  • 2 つのアナログ位相ロック ループ (APLL) による 1 つの高性能デジタル位相ロック ループ (DPLL)

    • 1mHz～4kHz にプログラム可能な DPLL ループ フィルタの帯域幅
    • 1ppt 未満の DCO 周波数調整ステップ サイズ
  • 2 差動またはシングルエンド DPLL 入力
    • 入力周波数：1Hz (1PPS) ～ 800MHz
    • デジタル ホールドオーバー および ヒットレス スイッチング
  • プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、 12 の差動出力
    • 最大 16 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT2_P/N から OUT11_P/N までの 10 つの差動出力で構成した場合)
    • プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
    • PCIe Gen 1～6 準拠
  • I2C または 3 線式 / 4 線式 SPI

LMK5B12212 は、タイミング精度が 5ns 未満 (クラス D) のイーサネット ベースのネットワーキング アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク シンクロナイザおよびジッタ クリーナです。

ネットワーク シンクロナイザは、ループ帯域幅 (LBW) がプログラム可能で外部ループ フィルタを使用しないヒットレス スイッチングとジッタ減衰を実現するために、DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。DPLL は、提供されたリファレンス入力に対して内蔵 APLLの位相をロックします。

APLL1 は、TI 独自のバルク音響波 (BAW) 技術を用いた超高性能 PLL (BAW APLL) を搭載しており、DPLL のリファレンス入力周波数やジッタ特性に関係なく、42fs (代表値)/60fs (最大値) の RMS ジッタで 312.5MHz の出力クロックを生成できます。APLL2 には、2 番目の周波数および/または同期ドメインのオプションがあります。

リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー イベントを検出すると入力間でヒットレス スイッチングを実行します。ゼロ遅延モード (ZDM) と位相キャンセルを有効にすることで、入力と出力の位相関係を制御できます。

本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。

LMK5B12212 は、タイミング精度が 5ns 未満 (クラス D) のイーサネット ベースのネットワーキング アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク シンクロナイザおよびジッタ クリーナです。

ネットワーク シンクロナイザは、ループ帯域幅 (LBW) がプログラム可能で外部ループ フィルタを使用しないヒットレス スイッチングとジッタ減衰を実現するために、DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。DPLL は、提供されたリファレンス入力に対して内蔵 APLLの位相をロックします。

APLL1 は、TI 独自のバルク音響波 (BAW) 技術を用いた超高性能 PLL (BAW APLL) を搭載しており、DPLL のリファレンス入力周波数やジッタ特性に関係なく、42fs (代表値)/60fs (最大値) の RMS ジッタで 312.5MHz の出力クロックを生成できます。APLL2 には、2 番目の周波数および/または同期ドメインのオプションがあります。

リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー イベントを検出すると入力間でヒットレス スイッチングを実行します。ゼロ遅延モード (ZDM) と位相キャンセルを有効にすることで、入力と出力の位相関係を制御できます。

本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。
filter その他の クロック ネットワーク シンクロナイザ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK5B12212 BAW VCO 搭載 イーサネット ベースのネットワーク アプリケーション用、1 DPLL、2 APLL、2 入力、12 出力、ネットワーク シンクロナイザ データシート PDF | HTML 英語版 PDF | HTML 2022年 7月 28日
アプリケーション・ノート 差動信号およびシングル エンド信号の終端ガイドライン PDF | HTML 英語版 PDF | HTML 2025年 12月 19日
アプリケーション・ノート PLL デバイスの発振器電源の考慮事項 PDF | HTML 英語版 PDF | HTML 2025年 11月 19日
ユーザー・ガイド LMK5B12212 Programmer's Guide (Rev. A) PDF | HTML 2025年 11月 17日
EVM ユーザー ガイド (英語) LMK5B12212 Evaluation Module User's Guide PDF | HTML 2025年 7月 18日
証明書 LMK5B12212EVM EU Declaration of Conformity (DoC) 2023年 9月 29日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK5B12212EVM — LMK5B12212 評価基板

LMK5B12212 は、LMK5B12212 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。  LMK5B12212 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この評価基板 (EVM) は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。TCXO (...)

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK5B33216 Family IBIS model

SNAM295.ZIP (239 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
回路図

400G and 800G Network Switch Reference Design (Rev. A)

SNAR047A.PDF (4687 KB)
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGC) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ