CDCE6214-Q1
- AEC-Q100 qualified for automotive applications
- Temperature grade 2: –40°C to 105°C
- Functional Safety-Capable
- Configurable high performance, low-power, frac-N
PLL with RMS jitter with spurs (12kHz – 20MHz,
Fout > 100MHz) as:
- Integer mode:
- Differential output: 350fs typical (typ.), 600fs (max.)
- LVCMOS output: 1.05ps (typ.), 1.5ps (max.)
- Fractional mode:
- Differential output: 1.7ps (typ.), 2.1ps (max.)
- LVCMOS output: 2.0ps (typ.), 4.0ps (max.)
- Integer mode:
- Supports PCIe Gen 1, 2, and 3 with SSC and Gen 1, 2, 3, 4, 5, 6, and 7 without SSC
- Typical power consumption: 65mA for 4-output channel, 23mA for 1-output channel
- Universal clock input
- Differential AC-coupled or LVCMOS: 10MHz to 200MHz
- Crystal: 10MHz to 50MHz
- Flexible output clock distribution
- Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
- Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
- Glitchless output divider switching and output channel synchronization
- Individual output enable through GPIO and register
- Frequency margining options
- DCO mode: frequency increment/decrement with 10ppb or less step-size
- Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
- Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
- Configurable GPIOs and flexible configuration options
- I2C-compatible interface: up to 400kHz
- Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
- Supports 100Ω systems
- Low electromagnetic emissions
- Small footprint: 24-pin VQFN (4mm × 4mm)
The CDCE6214-Q1 is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214-Q1 features a frac-N PLL to synthesize unrelated base frequency from any input frequency.
The CDCE6214-Q1 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.
On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.
Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.
The CDCE6214-Q1 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214-Q1 an easy-to-use, instant on clocking device with a low power consumption.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCE6214-Q1 Ultra-Low Power Clock Generator With One PLL, Four Differential Outputs, Two Inputs, and Internal EEPROM データシート (Rev. D) | PDF | HTML | 2026/11/04 | ||
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| 機能安全情報 | CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021/04/15 | |||
| 技術記事 | Optimizing eAVB for automotive applications using clock generators | PDF | HTML | 2020/05/08 | |||
| 証明書 | CDCE6214-Q1EVM Declaration of Conformity (DoC) | 2020/04/28 | ||||
| アプリケーション・ノート | Frequency Margining and eAVB System Design With CDCE6214-Q1 | PDF | HTML | 2020/04/02 | |||
| アプリケーション・ノート | CDCE6214-Q1 Crystal-Based Oscillator Design | 2019/12/09 | ||||
| ユーザー・ガイド | CDCE6214-Q1 Registers (Rev. B) | 2019/11/27 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC3541EVM — ADC3541 シングルチャネル、低ノイズ、超低消費電力、低レイテンシ ADC の評価基板
ADC3642EVM — ADC3642 デュアルチャネル、14 ビット、25MSPS、低ノイズ、超越低消費電力 ADC の評価基板
ADC3643EVM — ADC3643 デュアルチャネル、14 ビット、65MSPS、低ノイズ、超越低消費電力 ADC の評価基板
ADC3644EVM — デュアルチャネル、14 ビット、125MSPS、低ノイズ、超低消費電力 ADC 用、ADC3644 評価基板
ADC3660EVM — ADC3660 デュアル、16 ビット、0.5MSPS ～ 65MSPS、低ノイズ、超低消費電力 ADC の評価基板
ADC3683EVM — ADC3683 デュアルチャネル、18 ビット、65MSPS、低ノイズ、超低消費電力 ADC の評価基板
CDCE6214-Q1EVM — 4 組の差動出力と 1 個の 1 LVCMOS 出力搭載、クロック ジェネレータの評価基板
評価基板は、CDCE6214-Q1 と通信するための I2C バスにアクセスできるように、USB ベースのインターフェイスを実装しています。ピン制御モードで、このデバイスを特定の動作モードに設定できます。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。