ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04832-SP

アクティブ

放射線耐性保証 (RHA)、超低ノイズ、3.2GHz、15 出力、クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04832-SP

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features +/-25ppm, 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features +/-25ppm, 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
CFP (HBE) 64 118.81 mm² 10.9 x 10.9
  • SMD #5962R1723701VXC
    • 総照射線量耐性：100krad (ELDRS フリー)
    • SEL 耐性 > 120MeV × cm2/mg
    • SEFI 耐性 > 120MeV × cm2/mg
  • 最高クロック出力周波数：3255 MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM: －230dBc/Hz
    • PLL 1/f: －128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1-1023 の CLKout 分周器
  • 1-8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 周囲温度範囲：-55℃～125℃
  • SMD #5962R1723701VXC
    • 総照射線量耐性：100krad (ELDRS フリー)
    • SEL 耐性 > 120MeV × cm2/mg
    • SEFI 耐性 > 120MeV × cm2/mg
  • 最高クロック出力周波数：3255 MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM: －230dBc/Hz
    • PLL 1/f: －128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1-1023 の CLKout 分周器
  • 1-8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 周囲温度範囲：-55℃～125℃

LMK04832-SP は、高水準の性能を誇る、JEDEC JESD204B に準拠した航空宇宙アプリケーション向けクロック・コンディショナーです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832-SP は、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ、デュアル VCO、動的デジタル遅延、ホールドオーバーといった機能を備えた LMK04832-SP は、柔軟性のある高性能クロック・ツリーを提供できます。

LMK04832-SP は 10.9mm × 10.9mm の 64 ピン CFP パッケージで供給されます。

LMK04832-SP は、高水準の性能を誇る、JEDEC JESD204B に準拠した航空宇宙アプリケーション向けクロック・コンディショナーです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832-SP は、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ、デュアル VCO、動的デジタル遅延、ホールドオーバーといった機能を備えた LMK04832-SP は、柔軟性のある高性能クロック・ツリーを提供できます。

LMK04832-SP は 10.9mm × 10.9mm の 64 ピン CFP パッケージで供給されます。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
12 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04832-SP 宇宙グレード、超低ノイズ、JESD204B 対応、デュアル・ループ・クロック・ジッタ・クリーナ データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2022年 12月 20日
* 放射線と信頼性レポート LMK04832-SP Single-Event Effects Report 2021年 5月 13日
* 放射線と信頼性レポート LMK04832-SP ELDRS Characterization Report 2020年 11月 19日
* 放射線と信頼性レポート LMK04832-SP TID RLAT Report V009FOGX Wafer 21 PDF | HTML 2020年 11月 19日
アプリケーション概要 QML 製品に対する DLA 承認済みの最適化内容 (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025年 8月 18日
アプリケーション・ノート 重イオン軌道環境単一事象効果の推定 (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 7月 7日
アプリケーション・ノート 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 5月 1日
セレクション・ガイド TI Space Products (Rev. K) 2025年 4月 4日
その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) 2025年 2月 20日
アプリケーション・ノート Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 2022年 10月 19日
その他の技術資料 Total Ionizing Dose and Single Event Effects Test Results of LMK04832-SP 2021年 7月 18日
e-Book（PDF） Radiation Handbook for Electronics (Rev. A) 2019年 5月 21日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK04832EVM-CVAL — LMK04832-SP 超低ノイズ、デュアル ループ、JESD204B クロック ジッタ クリーナ用評価モジュール

LMK04832EVM-CVAL 評価基板 (EVM) は、評価用プラットフォームであり、
宇宙グレード、超低ノイズ、JESD204B 対応、デュアル ループ クロック ジッタ クリーナである LMK04832-SP の性能と機能の評価に使用できます。
テキサス インスツルメンツ社製です。
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK04832-SP IBIS model (Rev. A)

SNAM242A.ZIP (168 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

TIDA-010191 — 宇宙グレード、マルチチャネルの JESD204B 15GHz クロック処理のリファレンス デザイン

フェーズド アレイ アンテナとデジタル ビーム フォーミングは、将来の宇宙空間で、レーダー画像処理と広帯域の人工衛星通信システムの性能向上に役立つ重要なテクノロジーです。デジタル ビーム フォーミングは、アナログ ビーム フォーミングとは異なり、通常はアンテナ素子ごとに一連のデータ コンバータが必要です。これらのコンバータは、特定の位相関係を定義した複数のクロックを必要とします。このリファレンス デザインが提示するのは、定義済みの位相関係と調整可能な位相関係を使用し、メガヘルツ単位からギガヘルツ単位の低ノイズ (...)
設計ガイド: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
CFP (HBE) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ