ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04714-Q1

アクティブ

車載対応、 超低ノイズ、3.2GHz、JESD204B と JESD204C に対応、デュアル ループ クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04714-Q1

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 125
HTQFP (PAP) 64 144 mm² 12 x 12
  • AEC-Q100 グレード 1：–40℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック分配
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：–230dBc/Hz
    • PLL 1/f：–128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラム可能出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1-1023 CLKOUT 整数分周器
  • 1-8191 SYSREF 整数分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ
  • AEC-Q100 グレード 1：–40℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック分配
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：–230dBc/Hz
    • PLL 1/f：–128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラム可能出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1-1023 CLKOUT 整数分周器
  • 1-8191 SYSREF 整数分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

LMK04714-Q1 は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作できます。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。

LMK04714-Q1 は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作できます。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04714-Q1 車載グレード、超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナ データシート PDF | HTML 英語版 PDF | HTML 2022年 3月 3日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK04714-Q1 IBIS Model

SNAM261.ZIP (168 KB) - IBIS Model
ダウンロード
設計ツール

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
HTQFP (PAP) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ