ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

CDCLVP111-SP

アクティブ

入力選択可能なクロック ドライバ搭載、1:10、高速クロック バッファ

ご注文はこちら
データシート

CDCLVP111-SP

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
CFP (HFG) 36 82.410084 mm² 9.078 x 9.078
  • 1つの差動クロック入力ペア LVPECL を 10 の差動 LVPECL へ分配します
  • LVECLおよびLVPECLと完全な互換性
  • 広い動作時電源電圧範囲をサポート：2.375V～3.8V
  • CLK_SEL によりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー（標準値15ps）
    • 付加ジッタは 1ps 未満
    • 伝搬遅延は 355ps 未満
    • デフォルト状態ではオープン入力
    • LVDS、CML、SSTL入力互換
  • シングルエンド クロック用のVBBリファレンス電圧出力
  • 周波数範囲は DC ～ 3.5GHz
  • 防衛、航空宇宙、および医療アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 軍用温度範囲 (-55°C～125°C) で利用可能。(1)
    • 長期にわたる製品ライフ サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

(1)カスタム温度範囲で利用可能
  • 1つの差動クロック入力ペア LVPECL を 10 の差動 LVPECL へ分配します
  • LVECLおよびLVPECLと完全な互換性
  • 広い動作時電源電圧範囲をサポート：2.375V～3.8V
  • CLK_SEL によりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー（標準値15ps）
    • 付加ジッタは 1ps 未満
    • 伝搬遅延は 355ps 未満
    • デフォルト状態ではオープン入力
    • LVDS、CML、SSTL入力互換
  • シングルエンド クロック用のVBBリファレンス電圧出力
  • 周波数範囲は DC ～ 3.5GHz
  • 防衛、航空宇宙、および医療アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 軍用温度範囲 (-55°C～125°C) で利用可能。(1)
    • 長期にわたる製品ライフ サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

(1)カスタム温度範囲で利用可能

CDCLVP111-SPクロック ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB リファレンス電圧出力を使用します。この場合、VBB ピンを CLK0 へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。

最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。

CDCLVP111-SP は、-55℃～125℃で動作特性が規定されています。

CDCLVP111-SPクロック ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB リファレンス電圧出力を使用します。この場合、VBB ピンを CLK0 へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。

最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。

CDCLVP111-SP は、-55℃～125℃で動作特性が規定されています。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート CDCLVP111-SP 低電圧、1:10 LVPECL、クロック ドライバ、入力切り換え付き データシート (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 6月 13日
* SMD CDCLVP111-SP SMD 5962-16207 2020年 9月 22日
* 放射線と信頼性レポート CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) 2020年 1月 7日
* 放射線と信頼性レポート Single-Event Effects Test Report for CDCLVP111-SP 1:10 LVPECL Clock Distributor 2017年 1月 30日
アプリケーション概要 QML 製品に対する DLA 承認済みの最適化内容 (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025年 8月 18日
アプリケーション・ノート 重イオン軌道環境単一事象効果の推定 (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 7月 7日
セレクション・ガイド TI Space Products (Rev. K) 2025年 4月 4日
その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) 2025年 2月 20日
アプリケーション・ノート Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 2022年 10月 19日
e-Book（PDF） Radiation Handbook for Electronics (Rev. A) 2019年 5月 21日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCLVP111EVM-CVAL — CDCLVP111-SP 1:10 LVPECL クロックドライバの評価基板

CDCLVP111-SP 評価基板は、セラミックパッケージのエンジニアリングモデル (EM) を用いた CDCLVP111 クロック分配バッファのテストおよび検証を可能にします。
ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

SLLM052B.ZIP (35 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

TIDA-010191 — 宇宙グレード、マルチチャネルの JESD204B 15GHz クロック処理のリファレンス デザイン

フェーズド アレイ アンテナとデジタル ビーム フォーミングは、将来の宇宙空間で、レーダー画像処理と広帯域の人工衛星通信システムの性能向上に役立つ重要なテクノロジーです。デジタル ビーム フォーミングは、アナログ ビーム フォーミングとは異なり、通常はアンテナ素子ごとに一連のデータ コンバータが必要です。これらのコンバータは、特定の位相関係を定義した複数のクロックを必要とします。このリファレンス デザインが提示するのは、定義済みの位相関係と調整可能な位相関係を使用し、メガヘルツ単位からギガヘルツ単位の低ノイズ (...)
設計ガイド: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
CFP (HFG) 36 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ