ホーム クロックとタイミング 発振器
ホーム
クロックとタイミング
発振器

LMK60E0-156M

アクティブ

156.5MHz、LVPECL、±25ppm、高性能、低ジッタ発振器

ご注文はこちら
データシート

この製品には新バージョンがあります

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
LMK6P アクティブ 低ジッタ、高性能、バルク弾性波 (BAW)、固定周波数、LVPECL、発振器 Small package, improved performance, fixed-frequency LVPECL oscillator with BAW technology

LMK60E0-156M

アクティブ
データシート ご注文はこちら

製品詳細

Output type LVPECL Output frequency (MHz) 156.25 Stability (ppm) 25 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.15
Output type LVPECL Output frequency (MHz) 156.25 Stability (ppm) 25 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.15
QFM (SIA) 6 35 mm² 7 x 5
  • 低ノイズ、高性能
    • ジッタ：150fs RMS (標準値)、Fout > 100MHz
    • PSRR: –60dBc、堅牢な電源ノイズ耐性
  • 対応出力フォーマット
    • LVPECL、LVDS、HCSL (最大400MHz)
  • 合計周波数公差：±50ppm (LMK60X2)、±25ppm (LMK60X0)
  • 動作電圧: 3.3V
  • 工業用温度範囲: (-40℃～+85℃)
  • 7mm× 5mmの6ピン・パッケージ、業界標準の7050 XOパッケージとピン互換
  • 低ノイズ、高性能
    • ジッタ：150fs RMS (標準値)、Fout > 100MHz
    • PSRR: –60dBc、堅牢な電源ノイズ耐性
  • 対応出力フォーマット
    • LVPECL、LVDS、HCSL (最大400MHz)
  • 合計周波数公差：±50ppm (LMK60X2)、±25ppm (LMK60X0)
  • 動作電圧: 3.3V
  • 工業用温度範囲: (-40℃～+85℃)
  • 7mm× 5mmの6ピン・パッケージ、業界標準の7050 XOパッケージとピン互換

LMK60EXは低ジッタの発振器ファミリで、一般的に使用されるリファレンス・クロックを生成します。このデバイスは、任意のリファレンス・クロック周波数をサポートするよう工場であらかじめプログラムされ、出力フォーマットとしてLVPECL、LVDS、HCSLで最大400MHzをサポートします。内部的な電力コンディショニングにより、電源リップル除去(PSRR)が非常に優れているため、電力供給ネットワークのコストと複雑性を減らすことができます。単一の3.3V±5%電源で動作します。

LMK60EXは低ジッタの発振器ファミリで、一般的に使用されるリファレンス・クロックを生成します。このデバイスは、任意のリファレンス・クロック周波数をサポートするよう工場であらかじめプログラムされ、出力フォーマットとしてLVPECL、LVDS、HCSLで最大400MHzをサポートします。内部的な電力コンディショニングにより、電源リップル除去(PSRR)が非常に優れているため、電力供給ネットワークのコストと複雑性を減らすことができます。単一の3.3V±5%電源で動作します。

filter その他の 発振器 を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK60XX 高性能、低ジッタ発振器 データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2017年 12月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
QFM (SIA) 6 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ