ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ
新規

CDCLVP111-SEP

アクティブ

選択可能な入力クロック ドライバを備えた耐放射線性 1:10 LVPECL 高速クロック バッファ

ご注文はこちら
データシート

CDCLVP111-SEP

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
HLQFP (VFP) 32 81 mm² 9 x 9
  • ベンダー品目の図面 (VID#)：V62/12624-02YE
  • 耐放射線特性：
    • 吸収線量 (TID)：50krad
    • シングル イベント ラッチアップ (SEL)：43MeV × cm2/mg
  • 接合部温度範囲：–55°C ～ 125°C
  • 1 つの差動クロック入力ペア (LVDS、CML、SSTL、LVPECL、LVECL) を 10 の差動 LVPECL または LVECL 出力に分配
  • 広い動作時電源電圧範囲をサポート：2.375V～3.8V
  • CLK_SEL によりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー（標準値15ps）
    • 付加ジッタは 1ps 未満
    • 伝搬遅延は 355ps 未満
    • デフォルト状態ではオープン入力
    • LVDS、CML、SSTL 入力互換
  • シングルエンド クロック用のVBBリファレンス電圧出力
  • 周波数範囲は DC ～ 3.5GHz
  • 宇宙用強化プラスチック (宇宙用 EP)：
    • 防衛および航空宇宙アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ サイクル
    • 製品のトレーサビリティ
    • ASTM E595 に準拠した気体排出試験実施済み
  • ベンダー品目の図面 (VID#)：V62/12624-02YE
  • 耐放射線特性：
    • 吸収線量 (TID)：50krad
    • シングル イベント ラッチアップ (SEL)：43MeV × cm2/mg
  • 接合部温度範囲：–55°C ～ 125°C
  • 1 つの差動クロック入力ペア (LVDS、CML、SSTL、LVPECL、LVECL) を 10 の差動 LVPECL または LVECL 出力に分配
  • 広い動作時電源電圧範囲をサポート：2.375V～3.8V
  • CLK_SEL によりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー（標準値15ps）
    • 付加ジッタは 1ps 未満
    • 伝搬遅延は 355ps 未満
    • デフォルト状態ではオープン入力
    • LVDS、CML、SSTL 入力互換
  • シングルエンド クロック用のVBBリファレンス電圧出力
  • 周波数範囲は DC ～ 3.5GHz
  • 宇宙用強化プラスチック (宇宙用 EP)：
    • 防衛および航空宇宙アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ サイクル
    • 製品のトレーサビリティ
    • ASTM E595 に準拠した気体排出試験実施済み

CDCLVP111-SEPクロック ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SEP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SEP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB リファレンス電圧出力を使用します。この場合、VBB ピンを CLK0 へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。

最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。

CDCLVP111-SEP は、-55℃～125℃で動作特性が規定されています。

CDCLVP111-SEPクロック ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SEP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SEP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB リファレンス電圧出力を使用します。この場合、VBB ピンを CLK0 へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。

最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。

CDCLVP111-SEP は、-55℃～125℃で動作特性が規定されています。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート CDCLVP111-SEP 低電圧、1:10 LVPECL、クロック ドライバ、入力切り換え付き データシート PDF | HTML 英語版 PDF | HTML 2025年 8月 12日
* 放射線と信頼性レポート CDCLVP111-SEP Single-Event Effects (SEE) Radiation Report PDF | HTML 2025年 9月 24日
* 放射線と信頼性レポート CDCLVP111-SEP Production Flow and Reliability Report 2025年 8月 22日
証明書 CDCLVP111SEPEVM EU Declaration of Conformity (DoC) 2025年 8月 22日
セレクション・ガイド TI Space Products (Rev. K) 2025年 4月 4日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCLVP111SEPEVM — CDCLVP111-SEP 評価基板

CDCLVP111-SEP 評価基板 (EVM) は、さまざまな電圧およびバイアス構成下でクロック バッファを評価するためのプラットフォームをもたらします。
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
HLQFP (VFP) 32 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ