ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

CDCLVC1106

アクティブ

低ジッタ、1:6 LVCMOS ファンアウト クロック バッファ

ご注文はこちら
データシート

CDCLVC1106

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
TSSOP (PW) 14 32 mm² 5 x 6.4
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
LMK1C1106 アクティブ 6 チャネル出力、LVCMOS 1.8V バッファ 6-channel output LVCMOS 1.8-V buffer with increased performance and added features such as synchronous output enable
比較対象デバイスと類似の機能
CDCVF2310 アクティブ 汎用アプリケーション向け、最大 105℃ に対応、高性能、1:10、クロック バッファ 1:10 LVCMOS Buffer up to 200MHz
LMK00105 アクティブ ユニバーサル入力、5 出力、超低ジッタ、LVCMOS ファンアウト バッファ / レベル シフタ Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family データシート (Rev. B) PDF | HTML 2017年 2月 24日
その他の技術資料 クロック＆タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
アプリケーション・ノート How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer 2010年 11月 30日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCLVC1112EVM — CDCLVC1112 評価モジュール

The CDCLVC1112 is a high-performance, low additive phase noise LVCMOS clock buffer. It has one LVCMOS input and twelve LVCMOS outputs. It has also an enable pin. This evaluation module (EVM) is designed to demonstrate the electrical performance of the CDCLVC1112. However, this EVM can also be (...)
ユーザー ガイド: PDF
TI.com で取り扱いなし
評価ボード

PP-SALB2-EVM — PP-SALB2-EVM スマート アンプ スピーカ評価ボードの評価基板 (評価ボード 2)

このボードのサポート対象：TAS2555YZEVM、 TAS2557EVM および TAS2559EVM.

スマートアンプ スピーカーの特性付け基板を、対応の TI スマートアンプおよび PurePath コンソール ソフトウェアと組み合わせて使用すると、 TI スマートアンプ製品使用中に、スピーカーの可動域、温度、その他のパラメータを測定できます。  このソリューションは使いやすい段階的な手順を提供し、スピーカ特性評価の全工程を案内します。  特性評価が完了すると、スピーカのパラメータは自動的に PurePath Console に読み込まれ、スピーカ保護を行いながら最適な音質に調整できます。

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

CDCLVC1102/03/04/06/08/10/12 IBIS Model (Rev. B)

SLLM088B.ZIP (263 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

TIDA-01555 — 複数のADCを使用する同時コヒーレントDAQ用の柔軟なインターフェイス(PRU-ICSS)のリファレンス デザイン

このリファレンス デザインは、複数の高電圧バイポーラ入力、8 チャネル、マルチプレクサ入力のある逐次比較型 ADC (6) を Sitara Arm プロセッサと接続し、プログラマブル リアルタイム ユニット (PRU-ICSS) を使用して入力チャネルの数を増やすためのインターフェイスの実装を説明します。ADC は、すべての ADC にわたって同じチャネルを同時サンプリングするように構成されています。この設計では、PRU-ICSS がライン サイクルごとに 640 サンプルをサンプリングすることにより、1536ksps (各サンプルが 16 ビット) のデータ (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01466 — 超音波フロント エンド向け低電圧、低ノイズ電源のリファレンス デザイン

このリファレンス デザインは、超音波画像システム用の 8 つの 16 チャネル受信 AFE IC に電力を供給するために特別に最適化された電源です。このデザインでは、シングルチップの DC-DC コンバータ + LDO コンボ レギュレータを使用して LDO 入力をドロップアウト電圧よりわずかに高い値に設定し、LDO PSRR を最大限に活用することで、部品数を削減しながら効率を最大化します。  さらに、超低ノイズ LDO は、A/D 変換から可能な限り最高の解像度を実現するのに役立つため、より高い画質を実現します。このデザインは、マスタ クロック周波数とシステム (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 14 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ