ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04208

アクティブ

6 個のプログラマブル出力採用、超低ノイズ、クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04208

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 2 Number of outputs 7 RMS jitter (fs) 111 Features 0 Delay Output frequency (min) (MHz) 0.329 Output frequency (max) (MHz) 3072 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 2 Number of outputs 7 RMS jitter (fs) 111 Features 0 Delay Output frequency (min) (MHz) 0.329 Output frequency (max) (MHz) 3072 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • 非常に低いRMSジッタ性能
    • 111 fs、RMSジッタ(12kHz～20MHz)
    • 123 fs、RMSジッタ(100Hz～20MHz)
  • デュアル・ループ PLLatinumPLLアーキテクチャ
  • PLL1
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック消失時のホールドオーバー・モード
      • 自動または手動のトリガ/回復
  • PLL2
    • -227dBc/Hzの正規化PLLノイズフロア
    • 最高速度155MHzの位相検出器
    • OSCin周波数ダブラー
    • 内蔵の低ノイズVCOまたは外部VCOモード
  • 2つの冗長化されたLOS付き入力クロック
    • 自動および手動スイッチオーバー・モード
  • 50%デューティ・サイクルの出力分割、1～1045 (偶数または奇数)
  • 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
  • デジタル遅延: 固定または動的に可変
  • 25ps単位のアナログ遅延制御
  • 7つの差動出力、シングルエンドで最大14
    • 最大6つのVCXO/水晶振動子バッファ付き出力
  • 最高クロック速度: 1536MHz
  • 0遅延モード
  • 電源オン時の3つのデフォルト・クロック出力
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 工業用温度範囲: -40℃～+85℃
  • 3.15V～3.45Vで動作
  • 64ピンWQFNパッケージ(9.0×9.0×0.8mm)

アプリケーション

  • データ・コンバータのクロック供給
  • ワイヤレス・インフラ
  • ネットワーキング、SONET/SDH、DSLAM
  • 医療、ビデオ、軍事、航空宇宙
  • 試験/測定機器

All trademarks are the property of their respective owners.

  • 非常に低いRMSジッタ性能
    • 111 fs、RMSジッタ(12kHz～20MHz)
    • 123 fs、RMSジッタ(100Hz～20MHz)
  • デュアル・ループ PLLatinumPLLアーキテクチャ
  • PLL1
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック消失時のホールドオーバー・モード
      • 自動または手動のトリガ/回復
  • PLL2
    • -227dBc/Hzの正規化PLLノイズフロア
    • 最高速度155MHzの位相検出器
    • OSCin周波数ダブラー
    • 内蔵の低ノイズVCOまたは外部VCOモード
  • 2つの冗長化されたLOS付き入力クロック
    • 自動および手動スイッチオーバー・モード
  • 50%デューティ・サイクルの出力分割、1～1045 (偶数または奇数)
  • 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
  • デジタル遅延: 固定または動的に可変
  • 25ps単位のアナログ遅延制御
  • 7つの差動出力、シングルエンドで最大14
    • 最大6つのVCXO/水晶振動子バッファ付き出力
  • 最高クロック速度: 1536MHz
  • 0遅延モード
  • 電源オン時の3つのデフォルト・クロック出力
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 工業用温度範囲: -40℃～+85℃
  • 3.15V～3.45Vで動作
  • 64ピンWQFNパッケージ(9.0×9.0×0.8mm)

アプリケーション

  • データ・コンバータのクロック供給
  • ワイヤレス・インフラ
  • ネットワーキング、SONET/SDH、DSLAM
  • 医療、ビデオ、軍事、航空宇宙
  • 試験/測定機器

All trademarks are the property of their respective owners.

LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz～20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz～20MHz)を実現できます。

デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。

LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz～20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz～20MHz)を実現できます。

デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。

filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04208 低ノイズのクロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート PDF | HTML 英語版 PDF | HTML 2016年 10月 10日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK04208EVM — デュアル カスケード接続 PLL / 2.9GHz VCO 搭載 2 入力、6+1 出力クロック ジッタ クリーナ

LMK04208EVM を使用すると、テスト機器や他の評価ボードで LMK04208 を評価し、特定のアプリケーションで使用するブロックまたはシステムの要件を検証することができます。  LMK04208 評価基板 (EVM) は、デュアル ループ動作の 122.88MHz VCXO を事前実装済みです。  異なる VCXO 周波数が必要な場合や、性能評価の目的で特定の VCXO が望ましい場合、VCXO の代わりに VCXO を使用できます。  このボードを改造して VCXO を無効にし、PLL2 のシングル ループ動作を実現するために外部リファレンスを OSCin (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
ソフトウェア・プログラミング・ツール

CODELOADER — CodeLoader Device Register Programming v4.19.0

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
サポート・ソフトウェア

CLOCKDESIGNTOOL — Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・モデル

LMK04208 IBIS Model

SNAM200.ZIP (111 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (NKD) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ