ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04228

アクティブ

デュアル ループ PLL 搭載、超低ノイズ、クロック ジッタ クリーナ

ご注文はこちら
データシート

LMK04228

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 156 Features JESD204B Output frequency (min) (MHz) 0.315 Output frequency (max) (MHz) 1250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 156 Features JESD204B Output frequency (min) (MHz) 0.315 Output frequency (max) (MHz) 1250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • JEDEC JESD204B をサポート
  • 非常に低い RMS ジッタ
    • RMS ジッタ (12kHz～20MHz)：156fs
    • RMS ジッタ (100Hz～20MHz)：245fs
    • ノイズ・フロア (245.76MHz の場合)：　　　　　　-162.5dBc/Hz
  • PLL2 から最大 14 の差動デバイス・クロック
    • 最大 7 つの SYSREF クロック
    • 最高クロック出力周波数：1.25GHz
    • PLL2 からのプログラム可能な LVPECL、LVDS 出力
  • PLL1 からのバッファ付き VCXO または水晶振動子出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • デュアル・ループ PLLatinum™PLLアーキテクチャ
  • PLL1
    • 最大 3 つの冗長化入力クロック
      • 自動および手動スイッチオーバー・モード
      • 無瞬断スイッチングおよび LOS
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック喪失時のホールドオーバー・モード
  • PLL2
    • 正規化 [1Hz] PLL ノイズ・フロア：
      -224dBc/Hz
    • 位相検出速度：最高 155MHz
    • OSCin 周波数ダブラー
    • 2 つの低ノイズ VCO を内蔵
  • 50% デューティ・サイクルの出力分割、1～32
    (偶数または奇数)
  • 高精度のデジタル遅延
  • 25ps ステップのアナログ遅延
  • マルチ・モード：デュアル PLL またはシングル PLL
  • 産業用温度範囲：-40℃～85℃
  • 3.15V～3.45V で動作
  • パッケージ：64 ピン WQFN (9.0 × 9.0 × 0.8mm)
  • JEDEC JESD204B をサポート
  • 非常に低い RMS ジッタ
    • RMS ジッタ (12kHz～20MHz)：156fs
    • RMS ジッタ (100Hz～20MHz)：245fs
    • ノイズ・フロア (245.76MHz の場合)：　　　　　　-162.5dBc/Hz
  • PLL2 から最大 14 の差動デバイス・クロック
    • 最大 7 つの SYSREF クロック
    • 最高クロック出力周波数：1.25GHz
    • PLL2 からのプログラム可能な LVPECL、LVDS 出力
  • PLL1 からのバッファ付き VCXO または水晶振動子出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • デュアル・ループ PLLatinum™PLLアーキテクチャ
  • PLL1
    • 最大 3 つの冗長化入力クロック
      • 自動および手動スイッチオーバー・モード
      • 無瞬断スイッチングおよび LOS
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック喪失時のホールドオーバー・モード
  • PLL2
    • 正規化 [1Hz] PLL ノイズ・フロア：
      -224dBc/Hz
    • 位相検出速度：最高 155MHz
    • OSCin 周波数ダブラー
    • 2 つの低ノイズ VCO を内蔵
  • 50% デューティ・サイクルの出力分割、1～32
    (偶数または奇数)
  • 高精度のデジタル遅延
  • 25ps ステップのアナログ遅延
  • マルチ・モード：デュアル PLL またはシングル PLL
  • 産業用温度範囲：-40℃～85℃
  • 3.15V～3.45V で動作
  • パッケージ：64 ピン WQFN (9.0 × 9.0 × 0.8mm)

LMK04228 デバイスは、JEDEC JESD204B をサポートする産業用高性能クロック・コンディショナです。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

高い性能と、電力と性能のトレードオフ、デュアル VCO、ホールドオーバー、出力ごとに調整可能なアナログおよびデジタル遅延などの機能とを併せ持つ LMK04228 は、柔軟な高性能クロック・ツリーの実現に理想的です。

LMK04228 デバイスは、JEDEC JESD204B をサポートする産業用高性能クロック・コンディショナです。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

高い性能と、電力と性能のトレードオフ、デュアル VCO、ホールドオーバー、出力ごとに調整可能なアナログおよびデジタル遅延などの機能とを併せ持つ LMK04228 は、柔軟な高性能クロック・ツリーの実現に理想的です。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04228 超低雑音、JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 付き データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2019年 10月 9日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

ソフトウェア・プログラミング・ツール

CODELOADER — CodeLoader Device Register Programming v4.19.0

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
サポート・ソフトウェア

CLOCKDESIGNTOOL — Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (NKD) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ