ADS58J64 は低消費電力で帯域幅の広い、14 ビット、1GSPS、クワッド・チャネルのテレコム受信機デバイスです。ADS58J64 は JESD204B シリアル・インターフェイスをサポートし、チャネルごとに 1 レーンで 10Gbps までのデータ速度に対応しています。アナログ・バッファ入力により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。ADS58J64 は、広い入力周波数範囲にわたって、非常に優れたスプリアス・フリー・ダイナミック・レンジ (SFDR) を実現し、消費電力も非常にわずかです。デジタル信号処理ブロックには複合ミキサーが内蔵され、その後段のローパス・フィルタにより 2 倍または 4 倍のデシメーションが可能で、最高 200MHz の受信帯域幅をサポートします。ADS58J64 は 14 ビット、500MSPS のバースト・モード出力にも対応しているため、デジタル・プリディストーション (DPD) 観測受信機に適しています。
JESD204B インターフェイスにより、インターフェイス・ラインの数を削減でき、システムの集積密度を高めることができます。内蔵のフェーズ・ロック・ループ (PLL) は、入力されるアナログ/デジタル・コンバータ (ADC) サンプリング・クロックを逓倍してビット・クロックを生成し、各チャネルの 14 ビット・データをシリアル化するために使用します。
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADS58J64 クワッド・チャネル、14 ビット、1GSPS テレコム受信機デバイス データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2022年 3月 2日 |
| アプリケーション・ノート | 高速データ変換 | 英語版 | 2009年 12月 11日 | |||
| アプリケーション・ノート | データ収集と A/D 変換の原理 | 最新英語版 (Rev.A) | PDF | HTML | 2009年 8月 5日 | ||
| アプリケーション・ノート | データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす | 2009年 4月 22日 | ||||
| アプリケーション・ノート | アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) | 最新英語版 (Rev.B) | 2008年 1月 18日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADS58J64EVM は、TI の統合型レシーバである ADS58J64 の性能評価に使用できる評価基板です。ADS58J64 は、バッファ付きアナログ入力、低消費電力、14 ビット、500MSPS のクワッドチャネル テレコム レシーバです。このデバイスは、JESD204B インターフェイスと、最大 10Gbps のデータ レートをサポートしています。この評価基板 (EVM) (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RRH) | 72 | Ultra Librarian |
| VQFNP (RMP) | 72 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。
Analog Engineer's Calc Installer
General calculator tool for analog design support.
The design resource accessed as www.ti.com/lit/zip/slwc107 or www.ti.com/lit/xx/slwc107w/slwc107w.zip has been migrated to a new user experience at www.ti.com/tool/download/SLWC107. Please update any bookmarks accordingly.