ADS54J60 は低電力で広帯域幅の 16 ビット、1.0GSPS、デュアル・チャネルの A/D コンバータ (ADC) です。信号対雑音比 (SNR) が高くなるように設計した本デバイスは、広い瞬時帯域幅にわたって最高のダイナミック・レンジを求めるアプリケーションのために -159dBFS/Hz のノイズ・フロアを実現しています。このデバイスは、最大 10Gbps のデータ転送速度の JESD204B シリアル・インターフェイスをサポートしており、ADC ごとに 2 レーンまたは 4 レーンをサポートできます。バッファ付きのアナログ入力により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。必要に応じて、各 ADC チャネルを広帯域のデジタル・ダウン・コンバータ (DDC) ブロックへ接続できます。ADS54J60 は、非常に小さな消費電力で広い入力周波数範囲にわたって、非常に優れたスプリアス・フリー・ダイナミック・レンジ (SFDR) を実現します。
JESD204B インターフェイスにより、インターフェイスの配線数を削減でき、システムの集積度を高めることができます。内蔵のフェーズ・ロック・ループ (PLL) は ADC サンプリング・クロックを逓倍し、各チャネルからの 16 ビット・データをシリアル化するためのビット・クロックを生成します。
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADS54J60 デュアル・チャネル、16 ビット、1.0GSPS A/D コンバータ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2019年 6月 6日 |
| アプリケーション・ノート | Implementing the External DC Offset Correction Block in the ADS54J60 (Rev. A) | PDF | HTML | 2023年 6月 13日 | |||
| ユーザー・ガイド | HSDC Pro with Xilinx KCU105 | 2017年 3月 1日 | ||||
| 技術記事 | How to minimize filter loss when you drive an ADC | PDF | HTML | 2016年 10月 20日 | |||
| Analog Design Journal | JESD204B over optical fiber enables new architecture for phased-array radar | 2016年 1月 26日 | ||||
| 技術記事 | RF sampling: interleaving builds faster ADCs | PDF | HTML | 2015年 10月 29日 | |||
| 技術記事 | RF sampling: How over-sampling is cheating physics | PDF | HTML | 2015年 8月 21日 | |||
| アプリケーション・ノート | 高速データ変換 | 英語版 | 2009年 12月 11日 | |||
| アプリケーション・ノート | データ収集と A/D 変換の原理 | 最新英語版 (Rev.A) | PDF | HTML | 2009年 8月 5日 | ||
| アプリケーション・ノート | データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす | 2009年 4月 22日 | ||||
| アプリケーション・ノート | アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) | 最新英語版 (Rev.B) | 2008年 1月 18日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADS54J60EVM は、ADS54J60 と、TI (テキサス・インスツルメンツ) のクロック・ジッタ・クリーナである LMK04828 を評価するための評価基板 (EVM) です。ADS54J60 は、低消費電力、16 ビット、1GSPS の A/D コンバータ (ADC) であり、バッファ付きアナログ入出力に加えて、JESD204B インターフェイスを実装しています。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。LMK04828 は、超低ジッタで超低位相ノイズの ADC (...)
The TSW54J60EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J60, LMH3401, LMH6401 and LMK04828 devices. The ADS54J60 is a low power, 16-bit, 1-GSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)
Abaco FMC120 は、4 個の 16 ビット A/D コンバータ (ADC) と 4 個の 16 ビット D/A コンバータ (DAC) を提供します。このモジュールは、テキサス インスツルメンツの次の 2 製品を取り上げています：ADS54J60 2 チャネル、16 ビット、1GSPS の ADC (2 個) と、DAC39J84 JEDEC JESD204B データ コンバータ デジタル インターフェイスを使用する FPGA メザニン カード (FMC) コネクタを搭載したドーターカード内の 4 チャネル、16 ビット、2.8GSPS の DAC (1 個)。
FMC120 (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。
Analog Engineer's Calc Installer
General calculator tool for analog design support.
The design resource accessed as www.ti.com/lit/zip/slwc107 or www.ti.com/lit/xx/slwc107w/slwc107w.zip has been migrated to a new user experience at www.ti.com/tool/download/SLWC107. Please update any bookmarks accordingly.