DRA821U-Q1

アクティブ

ネットワークとコンピューティング向け、デュアル Arm®Cortex®-A72 と 4 ポートのイーサネットと 4 レーンの PCIe を搭載した SoC

製品詳細

CPU 2 Arm Cortex-A72 Frequency (MHz) 2000 Coprocessors 4 Arm Cortex-R5F Protocols Ethernet, TSN PCIe 1 PCIe Gen 3 Features Networking Operating system FreeRTOS, INTEGRITY, Linux, QNX, SafeRTOS, VxWorks, u-velOSity Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage, Software IP protection TI functional safety category Functional Safety-Compliant Rating Automotive Power supply solution LP8764-Q1, TPS6594-Q1 Operating temperature range (°C) -40 to 125 Edge AI enabled No
CPU 2 Arm Cortex-A72 Frequency (MHz) 2000 Coprocessors 4 Arm Cortex-R5F Protocols Ethernet, TSN PCIe 1 PCIe Gen 3 Features Networking Operating system FreeRTOS, INTEGRITY, Linux, QNX, SafeRTOS, VxWorks, u-velOSity Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage, Software IP protection TI functional safety category Functional Safety-Compliant Rating Automotive Power supply solution LP8764-Q1, TPS6594-Q1 Operating temperature range (°C) -40 to 125 Edge AI enabled No
FCBGA (ALM) 433 295.84 mm² 17.2 x 17.2

プロセッサ・コア:

  • デュアル 64 ビット Arm Cortex-A72 イクロプロセッサ・サブシステム、最大 2.0GHz、24K DMIPS
    • デュアル・コア Cortex-A72 クラスタごとに 1MB L2 共有キャッシュ
    • A72 ごとに 32KB L1 D キャッシュと 48KB L1 I キャッシュ
  • 4 つの Arm Cortex-R5F マイコン、最大 1.0GHz で動作、オプションのロックステップ動作、8K DMIPS
    • 32K I キャッシュ、32K D キャッシュ、64K L2 TCM
    • 分離マイコン・サブシステムに 2 つの Arm Cortex-R5F マイコン
    • 汎用コンピューティング・パーティションに 2 つの Arm Cortex-R5F マイコン

    メモリ・サブシステム:

  • 1MB のオンチップ L3 RAM、ECC およびコヒーレンシ機能付き
    • ECC エラー保護
    • 共有コヒーレント・キャッシュ
    • 内部 DMA エンジンをサポート
  • ECC 付きの外部メモリ・インターフェイス (EMIF) モジュール
    • JESD209-4B 仕様に準拠した LPDDR4 メモリ・タイプをサポートしています。(バイト・モード LPDDR4 メモリ、または 17 行を超えるアドレス・ビットを持つメモリはサポートしていません)
    • 最高 3200MT/s の速度をサポート
    • インライン ECC 付きで最高 12.8GB/s の 32 ビットおよび 16 ビット・データ・バス
  • 汎用メモリ・コントローラ (GPMC)
  • メイン・ドメインの 512KB のオンチップ SRAM、ECC 保護付き

    仮想化:

  • Arm Cortex-A72 のハイパーバイザ・サポート
  • 独立した処理サブシステム、Arm Cortex-A72、Arm Cortex-R5F、分離セーフティ・マイコン・アイランド付き
  • IO 仮想化のサポート
    • 低レイテンシ広帯域幅ペリフェラル・トラフィック用のペリフェラル仮想化ユニット (PVU)
  • メモリとペリフェラルの分離を目的としたマルチ領域ファイアウォールのサポート
  • イーサネット、PCIe、DMA による仮想化サポート
  • デバイスのセキュリティ (一部の部品番号のみ):

  • セキュアなランタイム・サポートによるセキュア・ブート
  • お客様がプログラム可能なルート・キー (RSA-4K または ECC-512 まで)
  • 組み込みハードウェア・セキュリティ・モジュール
  • 暗号化ハードウェア・アクセラレータ – ECC 付き PKA、AES、SHA、RNG、DES、3DES

    機能安全:

  • 機能安全準拠製品向け (一部の部品番号でのみ対応)
    • 機能安全アプリケーション向けに開発
    • ASIL-D/SIL-3 までを対象とした ISO 26262 および IEC 61508 機能安全システム設計を支援するための資料を提供予定
    • 決定論的対応能力、ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MCU ドメイン向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、メイン・ドメインの拡張 MCU (EMCU) 部分向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、メイン・ドメインの残りの部分向け ASIL-B/SIL-2 までを対象
    • メイン・ドメインの残りの部分と EMCU との間に設けられた FFI 分離
    • 安全関連の認証
      • による ISO 26262 および IEC 61508 認証を計画中
  • 部品番号の末尾が Q1 のバリアントについては AEC-Q100 認定済み
  • 高速インターフェイス:

    • 最大 4 つ (DRA821U4) または 2 つ (DRA821U2) の外部ポートをサポートする統合型イーサネット TSN/AVB スイッチ:
      • 1 つのポートが 5Gb、10Gb USXGMII/XFI をサポート
      • すべてのポートが 2.5Gb SGMII をサポート
      • すべてのポートが 1Gb SGMII/RGMII をサポート
      • DRA821U4:任意のシングル・ポートが QSGMII をサポート可能 (4 つの内部ポートのすべてを使用)
      • ノン・ブロッキング・ワイヤ・レート・ストア・アンド・フォワード・スイッチ
      • VLAN 間 (レイヤ 3) ルーティングのサポート
      • IEEE 1588 による時間同期のサポート (Annex D、E、F)
      • トラフィック・スケジューリングおよびシェーピング用の TSN/AVB サポート
      • デバッグおよび診断用のポート・ミラーリング機能
      • ポリシングおよびレート制限のサポート
    • セーフティ・マイコン・アイランドに 1 つの RGMII/RMII ポート
  • 1 つの PCI-Express Gen3 コントローラ
    • オートネゴシエーションを使用した Gen 1、Gen 2、Gen 3 の動作
    • 4 レーン
  • 1 つの USB 3.1 Gen1 デュアルロール・デバイス・サブシステム
    • Type-C スイッチングをサポート
    • 個別に USB ホスト、USB ペリフェラル、USB デュアルロール・デバイスとして構成可能

    車載インターフェイス:

  • 20 個の CAN-FD ポート
  • 12 個の UART (Universal Asynchronous Receivers/Transmitter)
  • 11 個のシリアル・ペリフェラル・インターフェイス (SPI)
  • 1 つの 8 チャネル ADC
  • 10 個の I2C™ (Inter-Integrated Circuit)
  • 2 つの I3C (Improved Inter-Integrated Circuit)

    オーディオ・インターフェイス:

  • 3 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) モジュール

    フラッシュ・メモリ・インターフェイス:

  • eMMC™ 5.1 (Embedded Multi-Media Card) インターフェイス
    • 最大 HS400 の速度をサポート
  • 1 つの Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0) インターフェイス
  • 1 つの Octal SPI/Xccela™/HyperBus™ メモリ・コントローラ (HBMC) インターフェイス
  • 16nm FinFET テクノロジ
  • 17.2mm × 17.2mm、0.8mm ピッチ、IPC Class 3 PCB

プロセッサ・コア:

  • デュアル 64 ビット Arm Cortex-A72 イクロプロセッサ・サブシステム、最大 2.0GHz、24K DMIPS
    • デュアル・コア Cortex-A72 クラスタごとに 1MB L2 共有キャッシュ
    • A72 ごとに 32KB L1 D キャッシュと 48KB L1 I キャッシュ
  • 4 つの Arm Cortex-R5F マイコン、最大 1.0GHz で動作、オプションのロックステップ動作、8K DMIPS
    • 32K I キャッシュ、32K D キャッシュ、64K L2 TCM
    • 分離マイコン・サブシステムに 2 つの Arm Cortex-R5F マイコン
    • 汎用コンピューティング・パーティションに 2 つの Arm Cortex-R5F マイコン

    メモリ・サブシステム:

  • 1MB のオンチップ L3 RAM、ECC およびコヒーレンシ機能付き
    • ECC エラー保護
    • 共有コヒーレント・キャッシュ
    • 内部 DMA エンジンをサポート
  • ECC 付きの外部メモリ・インターフェイス (EMIF) モジュール
    • JESD209-4B 仕様に準拠した LPDDR4 メモリ・タイプをサポートしています。(バイト・モード LPDDR4 メモリ、または 17 行を超えるアドレス・ビットを持つメモリはサポートしていません)
    • 最高 3200MT/s の速度をサポート
    • インライン ECC 付きで最高 12.8GB/s の 32 ビットおよび 16 ビット・データ・バス
  • 汎用メモリ・コントローラ (GPMC)
  • メイン・ドメインの 512KB のオンチップ SRAM、ECC 保護付き

    仮想化:

  • Arm Cortex-A72 のハイパーバイザ・サポート
  • 独立した処理サブシステム、Arm Cortex-A72、Arm Cortex-R5F、分離セーフティ・マイコン・アイランド付き
  • IO 仮想化のサポート
    • 低レイテンシ広帯域幅ペリフェラル・トラフィック用のペリフェラル仮想化ユニット (PVU)
  • メモリとペリフェラルの分離を目的としたマルチ領域ファイアウォールのサポート
  • イーサネット、PCIe、DMA による仮想化サポート
  • デバイスのセキュリティ (一部の部品番号のみ):

  • セキュアなランタイム・サポートによるセキュア・ブート
  • お客様がプログラム可能なルート・キー (RSA-4K または ECC-512 まで)
  • 組み込みハードウェア・セキュリティ・モジュール
  • 暗号化ハードウェア・アクセラレータ – ECC 付き PKA、AES、SHA、RNG、DES、3DES

    機能安全:

  • 機能安全準拠製品向け (一部の部品番号でのみ対応)
    • 機能安全アプリケーション向けに開発
    • ASIL-D/SIL-3 までを対象とした ISO 26262 および IEC 61508 機能安全システム設計を支援するための資料を提供予定
    • 決定論的対応能力、ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MCU ドメイン向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、メイン・ドメインの拡張 MCU (EMCU) 部分向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、メイン・ドメインの残りの部分向け ASIL-B/SIL-2 までを対象
    • メイン・ドメインの残りの部分と EMCU との間に設けられた FFI 分離
    • 安全関連の認証
      • による ISO 26262 および IEC 61508 認証を計画中
  • 部品番号の末尾が Q1 のバリアントについては AEC-Q100 認定済み
  • 高速インターフェイス:

    • 最大 4 つ (DRA821U4) または 2 つ (DRA821U2) の外部ポートをサポートする統合型イーサネット TSN/AVB スイッチ:
      • 1 つのポートが 5Gb、10Gb USXGMII/XFI をサポート
      • すべてのポートが 2.5Gb SGMII をサポート
      • すべてのポートが 1Gb SGMII/RGMII をサポート
      • DRA821U4:任意のシングル・ポートが QSGMII をサポート可能 (4 つの内部ポートのすべてを使用)
      • ノン・ブロッキング・ワイヤ・レート・ストア・アンド・フォワード・スイッチ
      • VLAN 間 (レイヤ 3) ルーティングのサポート
      • IEEE 1588 による時間同期のサポート (Annex D、E、F)
      • トラフィック・スケジューリングおよびシェーピング用の TSN/AVB サポート
      • デバッグおよび診断用のポート・ミラーリング機能
      • ポリシングおよびレート制限のサポート
    • セーフティ・マイコン・アイランドに 1 つの RGMII/RMII ポート
  • 1 つの PCI-Express Gen3 コントローラ
    • オートネゴシエーションを使用した Gen 1、Gen 2、Gen 3 の動作
    • 4 レーン
  • 1 つの USB 3.1 Gen1 デュアルロール・デバイス・サブシステム
    • Type-C スイッチングをサポート
    • 個別に USB ホスト、USB ペリフェラル、USB デュアルロール・デバイスとして構成可能

    車載インターフェイス:

  • 20 個の CAN-FD ポート
  • 12 個の UART (Universal Asynchronous Receivers/Transmitter)
  • 11 個のシリアル・ペリフェラル・インターフェイス (SPI)
  • 1 つの 8 チャネル ADC
  • 10 個の I2C™ (Inter-Integrated Circuit)
  • 2 つの I3C (Improved Inter-Integrated Circuit)

    オーディオ・インターフェイス:

  • 3 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) モジュール

    フラッシュ・メモリ・インターフェイス:

  • eMMC™ 5.1 (Embedded Multi-Media Card) インターフェイス
    • 最大 HS400 の速度をサポート
  • 1 つの Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0) インターフェイス
  • 1 つの Octal SPI/Xccela™/HyperBus™ メモリ・コントローラ (HBMC) インターフェイス
  • 16nm FinFET テクノロジ
  • 17.2mm × 17.2mm、0.8mm ピッチ、IPC Class 3 PCB

Jacinto™ DRA821x プロセッサは、Armv8 64 ビット・アーキテクチャをベースとし、クラウド接続を使用するゲートウェイ・システム向けに最適化されています。システム・オン・チップ (SoC) 設計により、特にシステム・マイコン、機能安全とセキュリティ機能、高速通信用のイーサネット・スイッチなどの統合によって、システム・レベルのコストと複雑さを低減できます。統合型の診断機能と安全機能は、ASIL-D および SIL3 認証要件を対象としています。PCIe コントローラと TSN 対応のギガビット・イーサネット・スイッチにより、リアルタイム制御と低レイテンシ通信が可能になります。

最大 4 つの汎用 Arm® Cortex®-R5F サブシステムにより、ローレベルのタイミング重視の処理タスクを処理でき、Arm® Cortex®-A72 コアを高度なクラウド・ベースのアプリケーションに使用できます。

Jacinto DRA821x プロセッサは、拡張 MCU (eMCU) ドメインのコンセプトも採用しています。このドメインは、ASIL-D/SIL-3 などの高度な機能安全性の実現を目的としたメイン・ドメインのプロセッサとペリフェラルのサブセットです。機能ブロック図では、eMCU に属する IP を強調して示しています。eMCU と機能安全性の詳細については、 『テキサス・インスツルメンツ Jacinto™ 7 製品ファミリの DRA821 安全マニュアル (SPRUIX4)』を参照してください。

Jacinto™ DRA821x プロセッサは、Armv8 64 ビット・アーキテクチャをベースとし、クラウド接続を使用するゲートウェイ・システム向けに最適化されています。システム・オン・チップ (SoC) 設計により、特にシステム・マイコン、機能安全とセキュリティ機能、高速通信用のイーサネット・スイッチなどの統合によって、システム・レベルのコストと複雑さを低減できます。統合型の診断機能と安全機能は、ASIL-D および SIL3 認証要件を対象としています。PCIe コントローラと TSN 対応のギガビット・イーサネット・スイッチにより、リアルタイム制御と低レイテンシ通信が可能になります。

最大 4 つの汎用 Arm® Cortex®-R5F サブシステムにより、ローレベルのタイミング重視の処理タスクを処理でき、Arm® Cortex®-A72 コアを高度なクラウド・ベースのアプリケーションに使用できます。

Jacinto DRA821x プロセッサは、拡張 MCU (eMCU) ドメインのコンセプトも採用しています。このドメインは、ASIL-D/SIL-3 などの高度な機能安全性の実現を目的としたメイン・ドメインのプロセッサとペリフェラルのサブセットです。機能ブロック図では、eMCU に属する IP を強調して示しています。eMCU と機能安全性の詳細については、 『テキサス・インスツルメンツ Jacinto™ 7 製品ファミリの DRA821 安全マニュアル (SPRUIX4)』を参照してください。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
DRA829J-Q1 アクティブ ネットワーク・コンピューティング向け、デュアル Arm®Cortex®-A72、イーサネット 8 ポート、PCIe 4 ポート、C7xDSP 搭載 SoC Multicore DSP, GPU, AI acceleration, eight-port Ethernet switch, four-port PCIe switch
DRA829V-Q1 アクティブ ネットワーク・コンピューティング向け、デュアル Arm®Cortex®-A72、イーサネット 8 ポート、PCIe 4 ポート、C7xDSP 搭載 SoC Eight-port Ethernet switch, four-port PCIe switch, graphics acceleration

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
44 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート DRA821 Jacinto™ プロセッサ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2023年 7月 19日
* エラッタ J7200 DRA821 Silicon Revision 1.0, 2.0 (Rev. E) PDF | HTML 2024年 12月 1日
* ユーザー・ガイド J7200 DRA821 Processor Silicon Revision 1.0 Technical Reference Manual (Rev. D) PDF | HTML 2024年 12月 13日
アプリケーション・ノート Boot Flow Options on TDA4 Devices PDF | HTML 2026年 1月 5日
機能安全情報 J721E, J721S2, J7200, J784S4, and J742S2 TÜV SÜD Letter of Confirmation for Software Component Qualification 2025年 10月 1日
機能安全情報 J7200, J721E, J721S2, J722S, J742S2, and J784S4 SDL TÜV SÜD Functional Safety Certificate (Rev. A) 2025年 9月 25日
機能安全情報 J721E, J721S2, J7200, J722S, J742S2, J784S4 MCAL TÜV SÜD Functional Safety Certificate (Rev. A) 2025年 9月 25日
機能安全情報 TÜV SÜD Certificate for Functional Safety Software Development Process (Rev. D) 2025年 6月 17日
ホワイト・ペーパー Arm ベースのアプリケーション プロセ ッサのセキュリティ (Rev. F 翻訳版) PDF | HTML 英語版 (Rev.F) PDF | HTML 2025年 4月 1日
ホワイト・ペーパー 車載用電子機器の未来を順調に移行させるソフトウェア定義自動車 (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 1月 29日
ホワイト・ペーパー 軟體定義車輛將汽車電子的未來推入正軌 (Rev. B) PDF | HTML 2025年 1月 29日
ホワイト・ペーパー 차량용 전자장치의 미래를 바꾸는 소프트웨어 정의 차량 (Rev. B) PDF | HTML 2025年 1月 29日
アプリケーション・ノート Jacinto 7 LPDDR4 Board Design and Layout Guidelines (Rev. F) PDF | HTML 2024年 8月 5日
アプリケーション・ノート Jacinto7 AM6x, TDA4x, and DRA8x High-Speed Interface Design Guidelines (Rev. A) PDF | HTML 2024年 6月 4日
アプリケーション・ノート MMC SW Tuning Algorithm (Rev. A) PDF | HTML 2024年 5月 14日
アプリケーション・ノート Jacinto7 AM6x/TDA4x/DRA8x Schematic Checklist (Rev. B) PDF | HTML 2024年 4月 4日
アプリケーション・ノート Jacinto7 HS Device Customer Return Process PDF | HTML 2023年 11月 16日
アプリケーション・ノート Using TSN Ethernet Features to Improve Timing in Industrial Ethernet Controllers PDF | HTML 2023年 11月 15日
アプリケーション・ノート UART Log Debug System on Jacinto 7 SoC PDF | HTML 2023年 1月 9日
機能安全情報 Jacinto Functional Safety Enablers (Rev. A) PDF | HTML 2022年 12月 12日
ユーザー・ガイド Powering DRA821 with TPS6594-Q1 and LP8764-Q1 (Rev. A) PDF | HTML 2022年 9月 12日
アプリケーション・ノート How to Linux Fast Boot on DRA821U (Rev. A) PDF | HTML 2022年 7月 28日
アプリケーション・ノート Dual-TDA4x System Solution PDF | HTML 2022年 4月 29日
アプリケーション・ノート SPI Enablement & Validation on TDA4 Family PDF | HTML 2022年 4月 5日
アプリケーション・ノート Enabling MAC2MAC Feature on Jacinto7 Soc 2022年 1月 10日
その他の技術資料 Jacinto™ 7 automotive processors 2021年 12月 14日
アプリケーション・ノート Jacinto 7 Display Subsystem Overview PDF | HTML 2021年 12月 10日
アプリケーション・ノート Jacinto 7 Thermal Management Guide - Software Strategies PDF | HTML 2021年 12月 10日
ユーザー・ガイド Single PMIC User's Guide for Jacinto 7 DRA821, PDN-2A PDF | HTML 2021年 11月 9日
機能安全情報 Leverage Jacinto 7 Processors Functional Safety Features for Automotive Designs (Rev. A) PDF | HTML 2021年 10月 13日
アプリケーション・ノート TISCI Server Integration in Vector AUTOSAR PDF | HTML 2021年 7月 16日
アプリケーション・ノート TDA4 Flashing Techniques PDF | HTML 2021年 7月 8日
アプリケーション・ノート J721E DDR Firewall Example PDF | HTML 2021年 7月 1日
機能安全情報 Build safer, efficient, intelligent and autonomous robots 2021年 3月 4日
ホワイト・ペーパー Jacinto™ 7 プロセッサのセキュリティ・イネーブラー 英語版 2021年 1月 4日
ホワイト・ペーパー Security Enablers on Jacinto™ 7 Processors.. 2021年 1月 4日
ホワイト・ペーパー Security Enablers on Jacinto™ 7 Processors.... 2021年 1月 4日
ホワイト・ペーパー Enabling Automotive Differentiation through MCU Integration on the Jacinto™ 7 PG 2020年 10月 22日
ホワイト・ペーパー Enabling Automotive Differentiation through MCU Integration on the Jacinto™ 7 PK 2020年 10月 22日
ホワイト・ペーパー 差異化に貢献するマイコンの統合を Jacinto™ 7 プロセッサで実現 英語版 2020年 10月 22日
ホワイト・ペーパー Evolving automotive gateways for next-generation vehicles.. (Rev. B) 2020年 10月 9日
ホワイト・ペーパー Evolving automotive gateways for next-generation vehicles.... (Rev. B) 2020年 10月 9日
ホワイト・ペーパー 次世代自動車向けに進化する車載ゲートウェイ (Rev. B 翻訳版) 英語版 (Rev.B) 2020年 10月 9日
アプリケーション・ノート OSPI Tuning Procedure PDF | HTML 2020年 7月 8日

設計と開発

各種電源ソリューション

DRA821U-Q1 に関連する、利用可能な電源ソリューションを検索できます。TI は、自社と他社それぞれの SoC (システム オン チップ)、プロセッサ、マイコン、センサ、FPGA (フィールド プログラマブル ゲート アレイ) に適した、各種電源ソリューションを取り揃えています。

評価ボード

J721EXCPXEVM — Jacinto™ 7プロセッサ用の共通プロセッサボード

Jacinto™ 7プロセッサ用のJ721EXCP01EVM共通プロセッサボードを使用すると、自動車および産業市場におけるビジョン分析およびネットワークアプリケーションの評価が可能です。共通プロセッサボードは、すべてのJacinto 7プロセッサ搭載システムオンモジュール(別売りまたはバンドル販売)と互換性があり、入出力、JTAG、各種拡張カードへの基本的な接続機能を備えています。

このマルチパート評価プラットフォームは、評価コストの削減、開発の迅速化、市場投入までの時間の短縮を目的として設計されています。

EVMは、基本的なドライバ、演算およびビジョン・カーネル、そしてJacinto (...)

ユーザー ガイド: PDF | HTML
評価ボード

J7EXPCXEVM — Gateway/Ethernet switch expansion card

Expand the capabilities of the J721EXCP01EVM common processor board for evaluating Jacinto 7 processors in vision analytics and networking applications in automotive and industrial markets with our Gateway/Ethernet switch expansion card.

ユーザー ガイド: PDF | HTML
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

(...)

デバッグ・プローブ

LB-3P-TRACE32-ARM — Arm® ベースのマイコンおよびプロセッサ用Lauterbach TRACE32® デバッグおよびトレースシステム

LauterbachのTRACE32® ツールは最先端のハードウェア/ソフトウェアコンポーネントのスイートで、あらゆる種類の Arm® ベースのマイコンとプロセッサの分析、最適化、認証を実行できます。組込みシステムと SoC 向けの世界的に有名なデバッグ/トレースソリューションは、初期のシリコン開発前の段階から製品認証やトラブルシューティングに至る、あらゆる開発段階に最適なソリューションです。Lauterbach (...)

購入先:Lauterbach GmbH
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-J7200 — Software Development Kit for DRA821 Jacinto™ processors

プロセッサ SDK RTOS (PSDK RTOS) は、プロセッサ SDK Linux (PSDK Linux) またはプロセッサ SDK QNX (PSDK QNX) のどちらかと組み合わせて使用することができます。この組み合わせを活用して、TI の Jacinto™ プラットフォームに属する DRA821 SoC に適したマルチプロセッサ・ソフトウェア開発プラットフォームを構築できます。この SDK は、各種ソフトウェア・ツールとコンポーネントで構成された包括的なセットを提供し、アプリケーションの開発と、サポート対象の J7 SoC への導入を支援します。PSDK (...)
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio™ 統合開発環境 (IDE)

Code Composer Studio は、TI のマイコンやプロセッサ向けの統合開発環境 (IDE) です。これは、組込みアプリケーションの製作、デバッグ、分析、最適化に使用する一連の豊富なツールで構成されています。Code Composer Studio は、Windows®、Linux®、macOS® の各プラットフォームから利用できます。

Code Composer Studio は、アプリケーションの各ステップを案内する直観的なユーザー インターフェイスを採用しています。最適化 C/C++ コンパイラ、ソース コード エディタ、プロジェクト (...)

ユーザー ガイド: PDF | HTML
IDE (統合開発環境)、コンパイラ、またはデバッガ

DDR-CONFIG-J7200 DDR Configuration Tool

This SysConfig based tool simplifies the process of configuring the DDR Subsystem Controller and PHY to interface to SDRAM devices. Based on the memory device, board design, and topology the tool outputs files to initialize and train the selected memory.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

IDE (統合開発環境)、コンパイラ、またはデバッガ

SAFETI_CQKIT — 安全性コンパイラ認証キット

安全性コンパイラ認証キットは、お客様が IEC 61508 と ISO 26262 のような機能安全規格に準拠して、TI ARM、C6000、C7000、または C2000/CLA の C/C++ コンパイラを使用できるようにする目的で開発したものです。

安全性コンパイラ認証キットの特長:

  • TIのお客様は無料でご利用いただけます
  • ユーザーが認定テストを実行する必要はございません
  • コンパイラのカバレッジ解析をサポート*
    • * カバレッジ データ収集に関する説明は、各 QKIT ダウンロード ページからダウンロードできます。
  • Validasのコンサルティングは含まれていません

(...)

IDE (統合開発環境)、コンパイラ、またはデバッガ

SYSCONFIG SysConfigのスタンドアロン・デスクトップ・バージョン

SysConfig is a configuration tool designed to simplify hardware and software configuration challenges to accelerate software development.

SysConfig is available as part of the Code Composer Studio™ integrated development environment as well as a standalone application. Additionally SysConfig (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

開始 ダウンロードオプション
オペレーティング・システム (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills 社の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
購入先:Green Hills Software
オペレーティング・システム (OS)

GHS-3P-UVELOSITY — Green Hills Software u-velOSity Safety RTOS

The µ-velOSity™ Safety RTOS is the smallest of Green Hills Software's real-time operating systems and was designed especially for microcontrollers. It supports a wide range of TI processor families using the Arm® Cortex-M or Cortex-R cores as a main CPU or as a co-processors (...)
購入先:Green Hills Software
オペレーティング・システム (OS)

QNX-3P-NEUTRINO-RTOS — QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS)

QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS) はフル機能を搭載した信頼性の高い RTOS で、車載、医療、交通、軍用、産業用組込みシステム向けの次世代製品を可能にします。マイクロカーネル採用の設計とモジュール型アーキテクチャにより、総所有コストを低減しながら、高度に最適化された信頼性の高いシステムを実現できます。
購入先:QNX Software Systems
サポート・ソフトウェア

EXLFR-3P-ESYNC-OTA — ソフトウェア ディファインド ビークル(ソフトウェア定義の自動車) 向け、esync (双方向データ パイプライン) 対応、Excelfore の OTA (ワイヤレス) 更新

Experience the future of the connected SDV starting with full vehicle OTA from Excelfore. The standardized and structured eSync pipeline securely scales to reach all the ECUs and smart sensors in the car, with the flexibility to cover any in-vehicle network topology or system architecture.
eSync (...)
購入先:ExcelFore
サポート・ソフトウェア

EXLFR-3P-TSN — ExelFore's time sensitive network (TSN) automotive paths for safety-critical communications

ソフトウェア定義の自動車 (SDV) には、高性能のネットワーク、IP アドレッシング、セキュリティが必要で、それらはイーサネットでは利用できますが、CAN では利用できません。車載アプリケーションには、安全重視のシステム向けの保証されたレイテンシ、帯域幅、冗長性も必要ですが、基本的なイーサネットでは利用できません。ただし、TSN ならそうした機能を追加できます。Excelfore の AVB/TSN は AVNU 認定済みです。
イーサネットにより、10MB のマルチドロップから 10GB 以上まで、コスト効率に優れた車内帯域幅を確保できます。また、動的なネットワーク (...)
購入先:ExcelFore
サポート・ソフトウェア

VCTR-3P-MICROSAR — マイコンと HPC (高性能コンピュータ) 向け、Vector の MICROSAR AUTOSAR ソフトウェア

MICROSAR と DaVinci の各製品ファミリは、マイコンと HPC 向けの洗練された組込みソフトウェアと強力な開発ツールを通じて、ECU (電子制御ユニット) の開発のシンプル化に寄与します。高度なインフラ ソフトウェアを使用すると、ECU の最適な基盤を製作し、関連ツールを活用して、関係のある多様な開発タスクをシンプルにすることができます。MICROSAR 組込みソフトウェアの開発は、AUTOSAR CLASSIC や ADAPTIVE などの関連規格に準拠しています。このソフトウェアは、ISO 26262 に準拠した ASIL D (...)
シミュレーション・モデル

J7200 DRA821 BSDL Model

SPRM776.ZIP (10 KB) - BSDL Model
シミュレーション・モデル

J7200 DRA821 IBIS Model

SPRM775.ZIP (2294 KB) - IBIS Model
シミュレーション・モデル

J7200 DRA821 Thermal Model

SPRM774.ZIP (185 KB) - Thermal Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (ALM) 433 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ