DS90LV028AQ-Q1
- 車載アプリケーション用に AECQ-100 認定済み
- 温度グレード 1：-40°C～+125°C、TA
- 400Mbps (200MHz) を超えるスイッチング速度
- 差動スキュー：50ps (標準値)
- チャネル間スキュー：0.1ns (標準値)
- 最大伝搬遅延：2.5ns
- 3.3V 電源の設計
- フロースルーのピン配置
- パワーダウン時高インピーダンスのLVDS入力
- 低消費電力の設計(3.3V 静的で 18mW)
- LVDS 入力は LVDS/CML/LVPECL 信号に対応
- ANSI/TIA/EIA-644 規格に準拠
- SOIC パッケージで供給
DS90LV028AQ はデュアル CMOS 差動ライン・レシーバで、超低消費電力、低ノイズ、高いデータ速度を必要とするアプリケーション用に設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用し、400Mbps (200MHz) を超えるデータ速度をサポートするよう設計されています。
DS90LV028AQ は低電圧 (標準値 350mV) の差動入力信号を受信し、3V CMOS 出力レベルへ変換します。DS90LV028AQ にはフロースルー設計が採用されているため、PCB レイアウトが容易です。
DS90LV028AQ と、対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS90LV028AQ-Q1 車載用 LVDS デュアル差動ライン・レシーバ データシート (Rev. H 翻訳版) | PDF | HTML | 最新英語版 (Rev.I) | PDF | HTML | 2019年 8月 26日 |
| アプリケーション概要 | LVDS to Improve EMC in Motor Drives | 2018年 9月 27日 | ||||
| アプリケーション概要 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018年 8月 3日 | ||||
| アプリケーション概要 | How to Terminate LVDS Connections with DC and AC Coupling | 2018年 5月 16日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DS90LV027A-28AEVM — デュアル チャネル LVDS ドライバ/レシーバの評価基板
DS90LV027A-28A は、テキサス インスツルメンツの DS90LV027A LVDS デュアル差動ドライバと DS90LV028A LVDS デュアル差動ライン レシーバの性能と機能を評価するための設計を採用した評価基板です。このキットを使用すると、DS90LV027A と DS90LV028A がサポートしている出力波形の特性とシグナル インテグリティを迅速に評価できます。複数のヘッダー ピンを活用すると、DS90LV027A と DS90LV028A の入出力にアクセスできるほか、性能評価の目的でラボ機器や開発ユーザーのシステムに簡単に接続することもできます。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
リファレンス・デザイン
TIDA-01021 — DSO、レーダ、5G 無線テスタ向けのマルチチャネル JESD204B 15GHz クロック リファレンス デザイン
高速マルチチャネル アプリケーションはシステムの SNR、SFDR（スプリアス フリー ダイナミック レンジ）、ENOB（実効ビット数）を最適化するために、チャネル間スキューを管理可能な高精度クロッキング ソリューションを必要とします。このリファレンス デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ～ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
リファレンス・デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン
この高速マルチ チャネル データ キャプチャ リファレンス デザインにより、最適なシステム性能が実現します。システム設計者は、高速マルチ チャネル クロック生成のクロック ジッタやスキューなどの重要な設計パラメータを考慮する必要があります。これらのパラメータは、システム全体の SNR、SFDR、チャネル間のスキュー、確定的レイテンシに影響します。このリファレンス デザインは、JESD204B 対応の高速データ コンバータ、高速アンプ、高性能クロック、低ノイズ電源ソリューションを使用して、最適なシステム性能を実現するマルチ チャネル AFE およびクロック ソリューションを実証するものです。
リファレンス・デザイン
TIDA-01023 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、1 つのマスタと複数のスレーブのクロック処理デバイスを使用して、チャネル数の多い、JESD204B に同期したクロックをサポートします。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL (...)
リファレンス・デザイン
TIDA-01024 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B デイジーチェーン クロックのリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、JESD204B に同期したクロックをデイジーチェーン構成でスケーリングできます。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL を使用して、マルチチャネルの JESD204B (...)
リファレンス・デザイン
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
このリファレンス デザインでは、12.8GSPS を超える超高速データ アクイジション (DAQ) システム用の、効率的で低ノイズな 5 レールの電源の設計を示します。入力電流リップルを最小化し、周波数成分を制御するために、電源の DC/DC コンバータは周波数同期および位相シフトされます。高性能 HotRod™ パッケージング技術を使用することで、潜在的な放射電磁妨害 (EMI) を最小限に抑えています。
リファレンス・デザイン
TIDA-01028 — 高速オシロスコープおよび広帯域デジタイザ向けの 12.8GSPS アナログ フロント エンドのリファレンス デザイン
このリファレンス デザインは、インターリーブ型 RF サンプリング A/D コンバータ（ADC）を使用して、12.8GSPS のサンプリング速度を実現します。これは、タイム インターリーブを行う 2 個の RF サンプリング ADC を使用して行われます。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス デザインは、ADC12DJ3200 のノイズレス アパーチャ遅延調整（tAD Adjust）機能を使用して位相シフトを実現します。この機能は、インターリーブ型の ADC に特有の不一致を最小化し、SNR、ENOB、SFDR (...)
リファレンス・デザイン
TIDA-010128 — 12 ビット デジタイザ向け、スケーラブル 20.8GSPS のリファレンス デザイン
このリファレンス デザインは、RF サンプリング A/D コンバータ (ADC) をタイム インターリーブ構成で使用して、20.8GSPS のサンプリング システムを実現する方法を提示しています。タイム インターリーブという方式は、サンプリング レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
リファレンス・デザイン
TIDA-010122 — マルチチャネル AFE システム向け、データ コンバータの DDC と NCO の同期機能のリファレンス デザイン
このリファレンス デザインは、mMIMO (massive multiple input multiple output、マッシブ MIMO)、フェーズド アレイ レーダー、通信ペイロードなど、新登場の 5G 採用アプリケーションに関係する同期設計の課題解決に役立ちます。一般的な RF フロント エンドの場合、アンテナ、低ノイズ アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、また、A/D コンバータ、数値制御発振器 (NCO)、デジタル ダウン コンバータ (DDC) はデジタル領域にあります。システム全体の同期を実現するには、これらのデジタル ブロックをシステム (...)
リファレンス・デザイン
TIDA-010132 — レーダーアプリケーション向け、マルチチャネル RF トランシーバのリファレンス デザイン
このリファレンス デザインは、8 チャネルのアナログ フロント エンド (AFE) を提示します。4 チャネル RF トランシーバである AFE7444 を 2 個搭載しているほか、LMK04828-LMX2594 をベースとするクロック処理サブシステムも採用しています。その結果、このデザインは 16 チャネルまたはそれ以上のチャネル数に拡張することも可能です。各 AFE チャネルが搭載しているのは、14 ビット 9GSPS の DAC です。ほかに、2.6GHz で 75dB を上回るダイナミック レンジを達成し、10ps (ピコ秒) 未満のスキューで同期する 3GSPS の ADC (...)
リファレンス・デザイン
TIDA-010131 — レーダーおよびワイヤレス 5G テスタ用のマルチチャネル RF トランシーバへのクロック供給のリファレンス デザイン
フェーズドアレイ レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ フロント エンドは、同期マルチトランシーバ シグナル チェーンを必要とします。各トランシーバ シグナル チェーンは高速 A/D コンバータ（ADC）と D/A コンバータ（DAC）、クロック サブシステムを搭載しています。このクロック サブシステムは高精度遅延調整機能を搭載した低ノイズ サンプリング クロックを提供し、最小のチャネル間スキューのほか、信号対雑音比（SNR）、スプリアス フリー ダイナミック (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。