ソフトウェア
評価基板 (EVM) 向けの GUI
TIDA-01023
レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン
TIDA-01023
概要
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、1 つのマスタと複数のスレーブのクロック処理デバイスを使用して、チャネル数の多い、JESD204B に同期したクロックをサポートします。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL を使用して、マルチチャネルの JESD204B クロックを実現し、10ps 未満のクロック間スキューを達成しています。このデザインは、TI の ADC12DJ3200 EVM を使用して 3GSPS でテスト済みで、SRN 性能の向上とともに 50ps 未満のチャネル間スキューが確認されています。すべての主要な設計理論が記載され、部品選択プロセスや設計の最適化の手引きとなります。回路図、基板レイアウト、ハードウェア テスト、テスト結果も付属しています。
特長
- 高周波数 (GSPS) のサンプル クロック生成
- チャネル数が多く、スケーラブルな JESD204B 準拠のクロック ソリューション
- RF サンプリング ADC / DAC 向けの低位相ノイズ クロッキング
- 構成可能な位相同期により、複数チャネル システムで低スキューを実現
- TI の高速コンバータ カードとキャプチャ カード（ADC12DJ3200EVM、TSW14J56 / TSW14J57）をサポート
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRV52.PDF (193 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
TIDRV53.PDF (94 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
アナログ・スイッチ / マルチプレクサ
SN74CBTLV3257 — 部分的パワーダウン モード搭載、3.3V、2:1 (SPDT)、4 チャネル アナログ スイッチ
データシート: PDF | HTMLアナログ・スイッチ / マルチプレクサ
SN74LVC2G53 — 5V、2:1 (SPDT)、1 チャネル汎用アナログ・スイッチ (NanoFree™ パッケージが入手可能)
データシート: PDF | HTML高速 ADC（≧10 MSPS）
ADC12DJ3200 — 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ（ADC）
データシート: PDF | HTML開発を始める
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 技術記事 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019年 6月 4日 | |||
| 設計ガイド | レーダーおよび5Gワイヤレス・テスター用の、チャネル数の多い JESD204Bクロック生成のリファレンス・デザイン | 英語版 | 2018年 1月 8日 |