製品詳細

この製品に対応するパラメータはありません。
FCBGA (ABF) 367 225 mm² 15 x 15
  • インフォテインメント・アプリケーション用に設計されたアーキテクチャ
  • 最大2つのC66x浮動小数点VLIW DSP
    • C67xおよびC64x+と完全にオブジェクト・コード互換
    • サイクルごとに最高32回の16×16ビット固定小数点乗算
  • 最大512KBのオンチップL3 RAM
  • レベル3 (L3)とレベル4 (L4)の相互接続
  • メモリ・インターフェイス(EMIF)モジュール
    • DDR-1066までのDDR3/DDR3Lをサポート
    • DDR-800までのDDR2をサポート
    • 最大2GBをサポート
  • デュアル Arm® Cortex®-M4 (IPU)
  • Vision AccelerationPac
    • 組み込みのビジョン・エンジン(EVE)
  • ディスプレイ・サブシステム
    • DMAエンジン搭載のディスプレイ・コントローラ
    • CVIDEO/SD-DAC TVのアナログ・コンポジット出力
  • オンチップの温度センサ、温度アラートも生成可能
  • 汎用メモリ・コントローラ(GPMC)
  • 拡張ダイレクト・メモリ・アクセス(EDMA)コントローラ
  • 3ポート(外部2)のギガビット・イーサネット(GMAC)スイッチ
  • コントローラ・エリア・ネットワーク(DCAN)モジュール
    • CAN 2.0Bプロトコル
  • モジュラー・コントローラ・エリア・ネットワーク(MCAN)モジュール
    • CAN 2.0Bプロトコル
  • 8つの32ビット汎用タイマ
  • 3つの構成可能なUARTモジュール
  • 4つのマルチチャネル・シリアル・ペリフェラル・インターフェイス(McSPI)
  • クワッドSPIインターフェイス
  • 2つのI2C (Inter-Integrated Circuit)ポート
  • 3つのマルチチャネル・オーディオ・シリアル・ポート(McASP)モジュール
  • マルチメディア・カード/セキュア・デジタル/セキュア・デジタル入出力インターフェイス(MMC™/SD®/SDIO)
  • 最大126の汎用I/O (GPIO)ピン
  • 電源、リセット、クロック管理
  • CToolsテクノロジによるオンチップ・デバッグ
  • 車載用にAEC-Q100認定済み
  • 15×15mm、0.65mmピッチ、367ピンPBGA (ABF)
  • リアルタイム割り込み(RTI)モジュールのインスタンスが5つ内蔵され、ウォッチドッグ・タイマとして使用可能
  • 8チャネル、10ビットのADC
  • PWMSS
  • ビデオおよび画像処理のサポート
    • フルHDビデオ(1920×1080p、60fps)
    • ビデオ入力とビデオ出力
    • ビデオを使用しないときはGPIO
  • ビデオ入力ポート(VIP)モジュール
    • 最大4つの多重化された入力ポートをサポート
  • インフォテインメント・アプリケーション用に設計されたアーキテクチャ
  • 最大2つのC66x浮動小数点VLIW DSP
    • C67xおよびC64x+と完全にオブジェクト・コード互換
    • サイクルごとに最高32回の16×16ビット固定小数点乗算
  • 最大512KBのオンチップL3 RAM
  • レベル3 (L3)とレベル4 (L4)の相互接続
  • メモリ・インターフェイス(EMIF)モジュール
    • DDR-1066までのDDR3/DDR3Lをサポート
    • DDR-800までのDDR2をサポート
    • 最大2GBをサポート
  • デュアル Arm® Cortex®-M4 (IPU)
  • Vision AccelerationPac
    • 組み込みのビジョン・エンジン(EVE)
  • ディスプレイ・サブシステム
    • DMAエンジン搭載のディスプレイ・コントローラ
    • CVIDEO/SD-DAC TVのアナログ・コンポジット出力
  • オンチップの温度センサ、温度アラートも生成可能
  • 汎用メモリ・コントローラ(GPMC)
  • 拡張ダイレクト・メモリ・アクセス(EDMA)コントローラ
  • 3ポート(外部2)のギガビット・イーサネット(GMAC)スイッチ
  • コントローラ・エリア・ネットワーク(DCAN)モジュール
    • CAN 2.0Bプロトコル
  • モジュラー・コントローラ・エリア・ネットワーク(MCAN)モジュール
    • CAN 2.0Bプロトコル
  • 8つの32ビット汎用タイマ
  • 3つの構成可能なUARTモジュール
  • 4つのマルチチャネル・シリアル・ペリフェラル・インターフェイス(McSPI)
  • クワッドSPIインターフェイス
  • 2つのI2C (Inter-Integrated Circuit)ポート
  • 3つのマルチチャネル・オーディオ・シリアル・ポート(McASP)モジュール
  • マルチメディア・カード/セキュア・デジタル/セキュア・デジタル入出力インターフェイス(MMC™/SD®/SDIO)
  • 最大126の汎用I/O (GPIO)ピン
  • 電源、リセット、クロック管理
  • CToolsテクノロジによるオンチップ・デバッグ
  • 車載用にAEC-Q100認定済み
  • 15×15mm、0.65mmピッチ、367ピンPBGA (ABF)
  • リアルタイム割り込み(RTI)モジュールのインスタンスが5つ内蔵され、ウォッチドッグ・タイマとして使用可能
  • 8チャネル、10ビットのADC
  • PWMSS
  • ビデオおよび画像処理のサポート
    • フルHDビデオ(1920×1080p、60fps)
    • ビデオ入力とビデオ出力
    • ビデオを使用しないときはGPIO
  • ビデオ入力ポート(VIP)モジュール
    • 最大4つの多重化された入力ポートをサポート

DRA78x プロセッサは、367 ボール、15×15mm、0.65mm ボール・ピッチ (信号には 0.8mm 間隔のルールを使用できます) で、Via Channel™ Array (VCA) テクノロジのボール・グリッド・アレイ (FCBGA) パッケージで供給されます。

このアーキテクチャは、コスト効率が重要なソリューションにおける車載用コプロセッサ、ハイブリッドのラジオ、およびアンプの高性能の同時動作用に設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)、DRA74x「Jacinto 6」、DRA72x「Jacinto 6 Eco」、およびDRA71x「Jacinto 6 Entry」ファミリのインフォテインメント・プロセッサからの完全な拡張性があります。

さらに、テキサス・インスツルメンツ (TI) は Arm および DSP 用に完全な開発ツールのセットを提供しており、C コンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。

DRA78x Jacinto 6 RSP (ラジオ・サウンド・プロセッサ)デバイス・ファミリは、AEC-Q100標準に従って認定済みです。

このデバイスは電源レール・マッピングが単純化されているため、PMICソリューションのコストを低減できます。

The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.

The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.

DRA78x プロセッサは、367 ボール、15×15mm、0.65mm ボール・ピッチ (信号には 0.8mm 間隔のルールを使用できます) で、Via Channel™ Array (VCA) テクノロジのボール・グリッド・アレイ (FCBGA) パッケージで供給されます。

このアーキテクチャは、コスト効率が重要なソリューションにおける車載用コプロセッサ、ハイブリッドのラジオ、およびアンプの高性能の同時動作用に設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)、DRA74x「Jacinto 6」、DRA72x「Jacinto 6 Eco」、およびDRA71x「Jacinto 6 Entry」ファミリのインフォテインメント・プロセッサからの完全な拡張性があります。

さらに、テキサス・インスツルメンツ (TI) は Arm および DSP 用に完全な開発ツールのセットを提供しており、C コンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。

DRA78x Jacinto 6 RSP (ラジオ・サウンド・プロセッサ)デバイス・ファミリは、AEC-Q100標準に従って認定済みです。

このデバイスは電源レール・マッピングが単純化されているため、PMICソリューションのコストを低減できます。

The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.

The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
37 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* エラッタ DRA78x Silicon Errata (Rev. B) 2019年 10月 1日
アプリケーション・ノート Integrating virtual DRM between VISION SDK and PSDK on Jacinto6 SOC PDF | HTML 2021年 5月 5日
アプリケーション・ノート IVA-HD Sharing Between VISION-SDK and PSDKLA on Jacinto6 SoC PDF | HTML 2020年 8月 24日
アプリケーション・ノート AM57x, DRA7x, and TDA2x EMIF Tools (Rev. E) 2020年 1月 6日
ユーザー・ガイド DRA78x Technical Reference Manual (Rev. D) 2019年 7月 30日
アプリケーション・ノート Integrating New Cameras With Video Input Port on DRA7xx SoCs PDF | HTML 2019年 6月 11日
アプリケーション・ノート Achieving Early CAN Response on DRA7xx Devices 2018年 11月 28日
アプリケーション・ノート DRA74x_75x/DRA72x Performance (Rev. A) 2018年 10月 31日
アプリケーション・ノート Audio Post Processing Engine on Jacinto™ DRA7x Family of Devices 2018年 9月 14日
アプリケーション・ノート The Implementation of YUV422 Output for SRV 2018年 8月 2日
アプリケーション・ノート MMC DLL Tuning (Rev. B) 2018年 7月 31日
アプリケーション・ノート Integrating AUTOSAR on TI SoC: Fundamentals 2018年 6月 18日
アプリケーション・ノート ECC/EDC on TDAxx (Rev. B) 2018年 6月 13日
アプリケーション・ノート Tools and Techniques to Root Case Failures in Video Capture Subsystem 2018年 6月 12日
アプリケーション・ノート Sharing VPE Between VISIONSDK and PSDKLA 2018年 5月 4日
アプリケーション・ノート Android Boot Optimization on DRA7xx Devices (Rev. A) 2018年 2月 13日
アプリケーション・ノート Using Peripheral Boot and DFU for Rapid Development on Jacinto 6 Devices (Rev. A) 2017年 11月 30日
アプリケーション・ノート Jacinto6 Spread Spectrum Clocking Configuration (Rev. A) 2017年 11月 27日
アプリケーション・ノート Optimizing DRA7xx and TDA2xx Processors for use with Video Display SERDES (Rev. B) 2017年 11月 7日
アプリケーション・ノート A Guide to Debugging With CCS on the DRA75x, DRA74x, TDA2x and TDA3x Family of D (Rev. B) 2017年 11月 3日
アプリケーション・ノート Optimization of GPU-Based Surround View on TI’s TDA2x SoC 2017年 9月 12日
アプリケーション・ノート Using DSS Write-Back Pipeline for RGB-to-YUV Conversion on DRA7xx Devices 2017年 8月 14日
アプリケーション・ノート Software Guidelines to EMIF/DDR3 Configuration on DRA7xx Devices 2017年 7月 12日
EVM ユーザー ガイド (英語) DRA78x_15X15 EVM CPU Board User's Guide 2017年 5月 22日
EVM ユーザー ガイド (英語) TDA3x_15X15 EVM CPU Board Users Guide 2017年 5月 10日
アプリケーション・ノート Linux Boot Time Optimizations on DRA7xx Devices 2017年 3月 31日
アプリケーション・ノート Interfacing DRA75x and DRA74x Audio to Analog Codecs (Rev. A) 2017年 2月 17日
アプリケーション・ノート Early Splash Screen on DRA7x Devices 2017年 1月 31日
アプリケーション・ノート Quality of Service (QoS) Knobs for DRA74x, DRA75x & TDA2x Family of Devices (Rev. A) 2016年 12月 15日
アプリケーション・ノート Gstreamer Migration Guidelines 2016年 4月 26日
アプリケーション・ノート Flashing Binaries to DRA7xx Factory Boards Using DFU 2016年 4月 14日
アプリケーション・ノート Tools and Techniques for Audio Debugging 2016年 4月 13日
アプリケーション・ノート Debugging Tools and Techniques With IPC3.x 2016年 3月 30日
アプリケーション・ノート Modifying Memory Usage for IPUMM Applications Loaded IPC 3.x for DRA75x, DRA74x (Rev. A) 2016年 1月 15日
ホワイト・ペーパー Informational ADAS as Software Upgrade to Today’s Infotainment Systems 2014年 10月 14日
アプリケーション・ノート Guide to fix Perf Issues Using QoS Knobs for DRA74x, DRA75x, TDA2x & TD3x Device 2014年 8月 13日
ホワイト・ペーパー Today’s high-end infotainment soon becoming mainstream 2014年 6月 2日

設計および開発

各種電源ソリューション

DRA782 に関連する、利用可能な電源ソリューションを検索できます。TI は、自社と他社それぞれのシステム オン チップ (SoC)、プロセッサ、マイコン、センサ、フィールド プログラマブル ゲート アレイ (FPGA) に適した、各種電源ソリューションを取り揃えています。

評価ボード

DRA78XEVM — DRA78x の評価基板

Jacinto™ DRA78x 評価モジュール (EVM) は、無線信号プロセッサ (RSP) アプリケーションの開発作業の迅速化と、市場出荷期間の短縮を実現する評価プラットフォームです。この EVM は、異種のスケーラブル・アーキテクチャを搭載した Jacinto DRA78x SoC をベースにしています。この SoC は、以下の機能を組み合わせています。

  • 固定小数点および浮動小数点のデジタル信号プロセッサ(DSP)である TI の TMS320C66x
  • 組込みビジョン・エンジン(EVE)を搭載した Vision AccelerationPac
  • デュアル Arm® (...)
購入先:SVTRONICS INC
ユーザー ガイド: PDF
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-DRA7X — DRA7x Jacinto™ プロセッサ向けプロセッサ ソフトウェア開発キット (SDK):Linux、Android、RTOS

プロセッサ SDK Linux Automotive

プロセッサ SDK Linux Automotive は、インフォテインメント SoC で構成された TI の Jacinto™ DRAx ファミリを対象とする、基礎的なソフトウェア開発プラットフォームです。このソフトウェア フレームワークを活用すると、機能の豊富なインフォテインメント ソリューションを開発できます。次世代の自動車に適した、再構成可能なデジタル インストルメント クラスタ、統合型のコックピット、車内インフォテインメント、テレマティックス、リアシート インフォテインメントなどがこれに該当します。この SDK は共通のプロセッサ (...)

ユーザー ガイド: PDF
オペレーティング・システム (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills 社の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
購入先:Green Hills Software
サポート・ソフトウェア

VCTR-3P-MICROSAR — マイコンと HPC (高性能コンピュータ) 向け、Vector の MICROSAR AUTOSAR ソフトウェア

MICROSAR と DaVinci の各製品ファミリは、マイコンと HPC 向けの洗練された組込みソフトウェアと強力な開発ツールを通じて、ECU (電子制御ユニット) の開発のシンプル化に寄与します。高度なインフラ ソフトウェアを使用すると、ECU の最適な基盤を製作し、関連ツールを活用して、関係のある多様な開発タスクをシンプルにすることができます。MICROSAR 組込みソフトウェアの開発は、AUTOSAR CLASSIC や ADAPTIVE などの関連規格に準拠しています。このソフトウェアは、ISO 26262 に準拠した ASIL D (...)
シミュレーション・モデル

DRA78x BSDL Model

SPRM713.ZIP (9 KB) - BSDL Model
シミュレーション・モデル

DRA78x IBIS Model

SPRM703.ZIP (10940 KB) - IBIS Model
シミュレーション・モデル

DRA78x Thermal Model

SPRM704.ZIP (1 KB) - Thermal Model
計算ツール

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree (...)
ユーザー ガイド: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (ABF) 367 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ