主页 时钟和计时 时钟网络同步器
主页
时钟和计时
时钟网络同步器

LMK5C22212A

正在供货

具有 BAW VCO 的三 DPLL、双 APLL、双路输入和 12 路输出网络同步器 

立即订购
数据表

LMK5C22212A

正在供货
数据表 立即订购

产品详情

Function Clock network synchronizer Number of outputs 12 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 12 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGC) 64 81 mm² 9 x 9
  • 基于 BAW VCO 的超低抖动无线基础设施和以太网时钟
    • 在 491.52MHz 下典型 RMS 抖动为 40fs，最大 RMS 抖动为 57fs
    • 在 245.76MHz 下典型 RMS 抖动为 50fs，最大 RMS 抖动为 62fs

  • 2 个高性能数字锁相环 (DPLL) 搭配 2 个模拟锁相环 (APLL)

    • 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
    • DCO 频率调节步长 < 1ppt
  • 2 个差分或单端 DPLL 输入
    • 1Hz (1PPS) 至 800MHz 输入频率
    • 数字 保持 和 无中断切换
  • 12 个采用可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差分输出
    • 当在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出并在 OUT2_P/N 至 OUT11_P/N 上配置 10 个差分输出时，最多总共 16 个频率输出
    • 支持可编程摆幅和共模的 1Hz (1PPS) 至 1250MHz 输出频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 或 3 线/4 线 SPI
  • 基于 BAW VCO 的超低抖动无线基础设施和以太网时钟
    • 在 491.52MHz 下典型 RMS 抖动为 40fs，最大 RMS 抖动为 57fs
    • 在 245.76MHz 下典型 RMS 抖动为 50fs，最大 RMS 抖动为 62fs

  • 2 个高性能数字锁相环 (DPLL) 搭配 2 个模拟锁相环 (APLL)

    • 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
    • DCO 频率调节步长 < 1ppt
  • 2 个差分或单端 DPLL 输入
    • 1Hz (1PPS) 至 800MHz 输入频率
    • 数字 保持 和 无中断切换
  • 12 个采用可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差分输出
    • 当在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出并在 OUT2_P/N 至 OUT11_P/N 上配置 10 个差分输出时，最多总共 16 个频率输出
    • 支持可编程摆幅和共模的 1Hz (1PPS) 至 1250MHz 输出频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 或 3 线/4 线 SPI

LMK5C22212A 是一款高性能网络同步器和抖动清除器，旨在满足无线通信和基础设施应用的严格要求。

该网络同步器集成了 2 个 DPLL，可通过可编程环路带宽提供无中断切换和抖动衰减功能，无需外部环路滤波器，更大限度地提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到基准输入。

APLL1 具备采用 TI 专有体声波 (BAW) 技术的超高性能 PLL（称为 BAW APLL），可在 491.52MHz 频率下生成具有 40fs（典型值）/60fs（最大值）RMS 抖动（12kHz 至 20MHz）的输出时钟，而不受 XO 和 DPLL 基准输入的抖动和频率的影响。APLL2/DPLL2 提供了一个用于第二频率和/或同步域的选项。

基准验证电路会监测 DPLL 基准时钟，一旦检测到切换事件，就会在输入之间执行无中断切换。可以启用零延迟模式 (ZDM) 和相位抵消，控制从输入到输出的相位关系。

该器件可通过 I2C 或 SPI 进行完全编程。集成的 EEPROM 可用于自定义系统启动时钟。该器件还具有出厂默认的 ROM 配置文件作为备用选项。

LMK5C22212A 是一款高性能网络同步器和抖动清除器，旨在满足无线通信和基础设施应用的严格要求。

该网络同步器集成了 2 个 DPLL，可通过可编程环路带宽提供无中断切换和抖动衰减功能，无需外部环路滤波器，更大限度地提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到基准输入。

APLL1 具备采用 TI 专有体声波 (BAW) 技术的超高性能 PLL（称为 BAW APLL），可在 491.52MHz 频率下生成具有 40fs（典型值）/60fs（最大值）RMS 抖动（12kHz 至 20MHz）的输出时钟，而不受 XO 和 DPLL 基准输入的抖动和频率的影响。APLL2/DPLL2 提供了一个用于第二频率和/或同步域的选项。

基准验证电路会监测 DPLL 基准时钟，一旦检测到切换事件，就会在输入之间执行无中断切换。可以启用零延迟模式 (ZDM) 和相位抵消，控制从输入到输出的相位关系。

该器件可通过 I2C 或 SPI 进行完全编程。集成的 EEPROM 可用于自定义系统启动时钟。该器件还具有出厂默认的 ROM 配置文件作为备用选项。
filter 查找其他 时钟网络同步器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 5
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK5C22212A 具有适用于无线通信的 JESD204B/C 和 BAW 的 2 DPLL 2 APLL 2 输入 12 输出网络同步器 数据表 PDF | HTML 英语版 PDF | HTML 2021年 8月 11日
应用手册 差分及单端信号的端接指南 PDF | HTML 英语版 PDF | HTML 2025年 12月 19日
用户指南 LMK5C22212A 编程人员指南 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 11月 25日
应用手册 PLL 器件的振荡器电源考虑因素 PDF | HTML 英语版 PDF | HTML 2025年 11月 19日
EVM 用户指南 LMK5B12212 评估模块用户指南 PDF | HTML 英语版 PDF | HTML 2025年 9月 11日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMK5B12212EVM — LMK5B12212 评估模块

LMK5B12212 评估模块 (EVM) 用于评估 LMK5B12212 网络时钟发生器和同步器。该 EVM 可用于器件评估、合规性测试和系统原型设计。  LMK5B12212 集成了三个模拟 PLL (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含针对时钟输入、振荡器输入和时钟输出的 SMA 连接器，以便将器件连接到 50Ω 测试设备。通过板载 TCXO，可在自由运行、锁定或保持模式下评估 LMK5B12212。通过板载 USB 微控制器 (MCU) 接口，可在 PC 上使用 TICS Pro 软件图形用户界面 (GUI) 来配置该 EVM。TICS (...)

用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMK5B33216 Family IBIS model

SNAM295.ZIP (239 KB) - IBIS Model
下载
设计工具

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGC) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频