ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP マルチメディア / 産業用ネットワーク SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
マルチメディア / 産業用ネットワーク SoC

AM3874

アクティブ

Sitara プロセッサ：Arm Cortex-A8、HDMI、3D グラフィックス

ご注文はこちら
データシート
エラッタ

AM3874

アクティブ
データシート ご注文はこちら

製品詳細

CPU 1 Arm Cortex-A8 Frequency (MHz) 1000 Graphics acceleration 1 3D Display type 1 HDMI, 2 LCD Protocols Ethernet PCIe 1 PCIe Gen 2 Operating system Linux, RTOS Security Cryptographic acceleration Rating Catalog Operating temperature range (°C) -40 to 105
CPU 1 Arm Cortex-A8 Frequency (MHz) 1000 Graphics acceleration 1 3D Display type 1 HDMI, 2 LCD Protocols Ethernet PCIe 1 PCIe Gen 2 Operating system Linux, RTOS Security Cryptographic acceleration Rating Catalog Operating temperature range (°C) -40 to 105
FCBGA (CYE) 684 529 mm² 23 x 23
  • High-Performance Sitara™ ARM® Processors
    • ARM Cortex®-A8 Core
      • ARMv7 Architecture
        • In-Order, Dual-Issue, Superscalar Processor Core
        • Neon™ Multimedia Architecture
        • Supports Integer and Floating Point
        • Jazelle® RCT Execution Environment
    • ARM Cortex-A8 Memory Architecture
      • 32KB of Instruction and Data Caches
      • 512KB of L2 Cache
      • 64KB of RAM, 48KB of Boot ROM
    • 128KB of On-Chip Memory Controller (OCMC) RAM
    • Imaging Subsystem (ISS)
      • Camera Sensor Connection
        • Parallel Connection for Raw (up to 16-Bit) and BT.656 or BT.1120 (8- and 16-Bit)
      • Image Sensor Interface (ISIF) for Handling Image and Video Data From the Camera Sensor
      • Resizer
        • Resizing Image and Video From 1/16x to 8x
        • Generating Two Different Resizing Outputs Concurrently
    • Media Controller
      • Controls the HDVPSS and ISS
    • SGX530 3D Graphics Engine
      • Delivers up to 25 MPoly/sec
      • Universal Scalable Shader Engine (USSE™)
      • Direct3D Mobile, OpenGLES 1.1 and 2.0, OpenVG 1.0, OpenMax API Support
      • Advanced Geometry DMA-Driven Operation
      • Programmable HQ Image Anti-Aliasing
    • Endianness
      • ARM Instructions and Data – Little Endian
    • HD Video Processing Subsystem (HDVPSS)
      • Two 165-MHz, 2-channel HD Video Capture Modules
        • One 16- or 24-Bit Input or Dual 8-Bit SD Input Channels
        • One 8-, 16-, or 24-Bit Input and One 8-Bit Only Input Channels
      • Two 165-MHz HD Video Display Outputs
        • One 16-, 24-, or 30-Bit Output and One 16- or 24-Bit Output
      • Composite or S-Video Analog Output
      • Macrovision® Support Available
      • Digital HDMI 1.3 Transmitter With Integrated PHY
      • Advanced Video Processing Features Such as Scan, Format, Rate Conversion
      • Three Graphics Layers and Compositors
    • Dual 32-Bit DDR2/DDR3 SDRAM Interfaces
      • Supports up to DDR2-800 and DDR3-1066
      • Up to Eight x 8 Devices Comprise 2GB of the Total Address Space
      • Dynamic Memory Manager (DMM)
        • Programmable Multizone Memory Mapping and Interleaving
        • Enables Efficient 2D Block Accesses
        • Supports Tiled Objects in 0°, 90°, 180°, or 270° Orientation and Mirroring
        • Optimizes Interlaced Accesses
    • General-Purpose Memory Controller (GPMC)
      • 8- or 16-Bit Multiplexed Address and Data Bus
      • 512MB of Address Space Divided Among up to 8 Chip Selects
      • Glueless Interface to NOR Flash, NAND Flash (BCH/Hamming Error Code Detection), SRAM and Pseudo-SRAM
      • Error Locator Module (ELM) Outside of GPMC to Provide up to 16-Bit or 512-Byte Hardware ECC for NAND
      • Flexible Asynchronous Protocol Control for Interface to FPGA, CPLD, ASICs, and so Forth
    • Enhanced Direct Memory Access (EDMA) Controller
      • Four Transfer Controllers
      • 64 Independent DMA Channels and 8 Independent QDMA Channels
    • Dual-Port Ethernet (10/100/1000 Mbps) With Optional Switch
      • IEEE 802.3 Compliant (3.3-V I/O Only)
      • MII/RMII/GMII/RGMII Media Independent Interfaces
      • Management Data I/O (MDIO) Module
      • Reset Isolation
      • IEEE 1588 Time-Stamping and Industrial Ethernet Protocols
    • Dual USB 2.0 Ports With Integrated PHYs
      • USB2.0 High- and Full-Speed Clients
      • USB2.0 High-, Full-, and Low-Speed Hosts, or OTG
      • Supports End-point 0–15
    • One PCI-Express 2.0 Port With Integrated PHY
      • Single Port With One Lane at 5.0 GT/s
      • Configurable as Root Complex or End-point
    • Eight 32-Bit General-Purpose Timers (Timer1–Timer8)
    • One System Watchdog Timer (WDT0)
    • Six Configurable UART/IrDA/CIR Modules
      • UART0 With Modem Control Signals
      • Supports up to 3.6864 Mbps UART0/1/2
      • Supports up to 12 Mbps UART3/4/5
      • SIR, MIR, FIR (4.0 MBAUD), and CIR
    • Four Serial Peripheral Interfaces (SPIs) (up to
      48 MHz)
      • Each With Four Chip Selects
    • Three MMC/SD/SDIO Serial Interfaces (up to
      48 MHz)
      • Three Supporting up to 1-, 4-, or 8-Bit Modes
    • Dual Controller Area Network (DCAN) Modules
      • CAN Version 2 Part A, B
    • Four Inter-Integrated Circuit (I2C Bus) Ports
    • Six Multichannel Audio Serial Ports (McASPs)
      • Dual 10 Serializer Transmit and Receive Ports
      • Quad Four Serializer Transmit and Receive Ports
      • DIT-Capable For S/PDIF (All Ports)
    • Multichannel Buffered Serial Port (McBSP)
      • Transmit and Receive Clocks up to 48 MHz
      • Two Clock Zones and Two Serial Data Pins
      • Supports TDM, I2S, and Similar Formats
    • Serial ATA (SATA) 3.0 Gbps Controller With Integrated PHY
      • Direct Interface to One Hard Disk Drive
      • Hardware-Assisted Native Command Queuing (NCQ) from up to 32 Entries
      • Supports Port Multiplier and Command-Based Switching
    • Real-Time Clock (RTC)
      • One-Time or Periodic Interrupt Generation
    • Up to 128 General-Purpose I/O (GPIO) Pins
    • One Spin Lock Module With up to 128 Hardware Semaphores
    • One Mailbox Module With 12 Mailboxes
    • On-Chip ARM ROM Bootloader (RBL)
    • Power, Reset, and Clock Management
      • Multiple Independent Core Power Domains
      • Multiple Independent Core Voltage Domains
      • Support for Three Operating Points (OPP100, OPP120, OPP166) per Voltage Domain
      • Clock Enable and Disable Control for Subsystems and Peripherals
    • 32KB of Embedded Trace Buffer (ETB) and
      5-Pin Trace Interface for Debug
    • IEEE 1149.1 (JTAG) Compatible
    • 684-Pin Pb-Free BGA Package (CYE Suffix),
      0.8-mm Ball Pitch With Via Channel Technology to Reduce PCB Cost
    • 45-nm CMOS Technology
    • 1.8- and 3.3-V Dual Voltage Buffers for General I/O

    All trademarks are the property of their respective owners.

    • High-Performance Sitara™ ARM® Processors
      • ARM Cortex®-A8 Core
        • ARMv7 Architecture
          • In-Order, Dual-Issue, Superscalar Processor Core
          • Neon™ Multimedia Architecture
          • Supports Integer and Floating Point
          • Jazelle® RCT Execution Environment
      • ARM Cortex-A8 Memory Architecture
        • 32KB of Instruction and Data Caches
        • 512KB of L2 Cache
        • 64KB of RAM, 48KB of Boot ROM
      • 128KB of On-Chip Memory Controller (OCMC) RAM
      • Imaging Subsystem (ISS)
        • Camera Sensor Connection
          • Parallel Connection for Raw (up to 16-Bit) and BT.656 or BT.1120 (8- and 16-Bit)
        • Image Sensor Interface (ISIF) for Handling Image and Video Data From the Camera Sensor
        • Resizer
          • Resizing Image and Video From 1/16x to 8x
          • Generating Two Different Resizing Outputs Concurrently
      • Media Controller
        • Controls the HDVPSS and ISS
      • SGX530 3D Graphics Engine
        • Delivers up to 25 MPoly/sec
        • Universal Scalable Shader Engine (USSE™)
        • Direct3D Mobile, OpenGLES 1.1 and 2.0, OpenVG 1.0, OpenMax API Support
        • Advanced Geometry DMA-Driven Operation
        • Programmable HQ Image Anti-Aliasing
      • Endianness
        • ARM Instructions and Data – Little Endian
      • HD Video Processing Subsystem (HDVPSS)
        • Two 165-MHz, 2-channel HD Video Capture Modules
          • One 16- or 24-Bit Input or Dual 8-Bit SD Input Channels
          • One 8-, 16-, or 24-Bit Input and One 8-Bit Only Input Channels
        • Two 165-MHz HD Video Display Outputs
          • One 16-, 24-, or 30-Bit Output and One 16- or 24-Bit Output
        • Composite or S-Video Analog Output
        • Macrovision® Support Available
        • Digital HDMI 1.3 Transmitter With Integrated PHY
        • Advanced Video Processing Features Such as Scan, Format, Rate Conversion
        • Three Graphics Layers and Compositors
      • Dual 32-Bit DDR2/DDR3 SDRAM Interfaces
        • Supports up to DDR2-800 and DDR3-1066
        • Up to Eight x 8 Devices Comprise 2GB of the Total Address Space
        • Dynamic Memory Manager (DMM)
          • Programmable Multizone Memory Mapping and Interleaving
          • Enables Efficient 2D Block Accesses
          • Supports Tiled Objects in 0°, 90°, 180°, or 270° Orientation and Mirroring
          • Optimizes Interlaced Accesses
      • General-Purpose Memory Controller (GPMC)
        • 8- or 16-Bit Multiplexed Address and Data Bus
        • 512MB of Address Space Divided Among up to 8 Chip Selects
        • Glueless Interface to NOR Flash, NAND Flash (BCH/Hamming Error Code Detection), SRAM and Pseudo-SRAM
        • Error Locator Module (ELM) Outside of GPMC to Provide up to 16-Bit or 512-Byte Hardware ECC for NAND
        • Flexible Asynchronous Protocol Control for Interface to FPGA, CPLD, ASICs, and so Forth
      • Enhanced Direct Memory Access (EDMA) Controller
        • Four Transfer Controllers
        • 64 Independent DMA Channels and 8 Independent QDMA Channels
      • Dual-Port Ethernet (10/100/1000 Mbps) With Optional Switch
        • IEEE 802.3 Compliant (3.3-V I/O Only)
        • MII/RMII/GMII/RGMII Media Independent Interfaces
        • Management Data I/O (MDIO) Module
        • Reset Isolation
        • IEEE 1588 Time-Stamping and Industrial Ethernet Protocols
      • Dual USB 2.0 Ports With Integrated PHYs
        • USB2.0 High- and Full-Speed Clients
        • USB2.0 High-, Full-, and Low-Speed Hosts, or OTG
        • Supports End-point 0–15
      • One PCI-Express 2.0 Port With Integrated PHY
        • Single Port With One Lane at 5.0 GT/s
        • Configurable as Root Complex or End-point
      • Eight 32-Bit General-Purpose Timers (Timer1–Timer8)
      • One System Watchdog Timer (WDT0)
      • Six Configurable UART/IrDA/CIR Modules
        • UART0 With Modem Control Signals
        • Supports up to 3.6864 Mbps UART0/1/2
        • Supports up to 12 Mbps UART3/4/5
        • SIR, MIR, FIR (4.0 MBAUD), and CIR
      • Four Serial Peripheral Interfaces (SPIs) (up to
        48 MHz)
        • Each With Four Chip Selects
      • Three MMC/SD/SDIO Serial Interfaces (up to
        48 MHz)
        • Three Supporting up to 1-, 4-, or 8-Bit Modes
      • Dual Controller Area Network (DCAN) Modules
        • CAN Version 2 Part A, B
      • Four Inter-Integrated Circuit (I2C Bus) Ports
      • Six Multichannel Audio Serial Ports (McASPs)
        • Dual 10 Serializer Transmit and Receive Ports
        • Quad Four Serializer Transmit and Receive Ports
        • DIT-Capable For S/PDIF (All Ports)
      • Multichannel Buffered Serial Port (McBSP)
        • Transmit and Receive Clocks up to 48 MHz
        • Two Clock Zones and Two Serial Data Pins
        • Supports TDM, I2S, and Similar Formats
      • Serial ATA (SATA) 3.0 Gbps Controller With Integrated PHY
        • Direct Interface to One Hard Disk Drive
        • Hardware-Assisted Native Command Queuing (NCQ) from up to 32 Entries
        • Supports Port Multiplier and Command-Based Switching
      • Real-Time Clock (RTC)
        • One-Time or Periodic Interrupt Generation
      • Up to 128 General-Purpose I/O (GPIO) Pins
      • One Spin Lock Module With up to 128 Hardware Semaphores
      • One Mailbox Module With 12 Mailboxes
      • On-Chip ARM ROM Bootloader (RBL)
      • Power, Reset, and Clock Management
        • Multiple Independent Core Power Domains
        • Multiple Independent Core Voltage Domains
        • Support for Three Operating Points (OPP100, OPP120, OPP166) per Voltage Domain
        • Clock Enable and Disable Control for Subsystems and Peripherals
      • 32KB of Embedded Trace Buffer (ETB) and
        5-Pin Trace Interface for Debug
      • IEEE 1149.1 (JTAG) Compatible
      • 684-Pin Pb-Free BGA Package (CYE Suffix),
        0.8-mm Ball Pitch With Via Channel Technology to Reduce PCB Cost
      • 45-nm CMOS Technology
      • 1.8- and 3.3-V Dual Voltage Buffers for General I/O

      All trademarks are the property of their respective owners.

      AM387x Sitara ARM processors are highly integrated, programmable platforms that leverage the Sitara processor technology.

      The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly bring to market devices featuring robust operating systems support, rich user interfaces, and high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The device also combines programmable ARM processing with a highly integrated peripheral set.

      The AM387x Sitara ARM processors also present OEMs and ODMs with new levels of processor scalability and software reuse. An OEM or ODM who used the AM387x processors in a design and can make a similar product with added features could scale up to the pin-compatible and software-compatible TMS320DM814x processors from TI. The TMS320DM814x DaVinci video processors add a powerful C674x core DSP along with a video encoder and decoder to the hardware on the AM387x. Additionally, OEMs or ODMs that have used the AM387x or DM814x processors and find a need for a faster ARM and/or DSP core performance could scale up to the software-compatible AM389x or TMS320DM816x devices with higher core speeds.

      Programmability is provided by an ARM Cortex-A8 RISC CPU with Neon extension. The ARM processor lets developers keep control functions separate from algorithms programmed on coprocessors, thus reducing the complexity of the system software. The ARM Cortex-A8 32-bit RISC core with Neon floating-point extension includes: 32KB of instruction cache; 32KB of data cache; 512KB of L2 cache; 48KB of boot ROM; and 64KB of RAM.

      The AM387x Sitara ARM processors also include an SGX530 3D graphics engine to off-load many graphics processing tasks from the ARM core, making more ARM MIPS available for common processing tasks on algorithms. Additionally, the AM387x processor has a complete set of development tools for the ARM which include C compilers and a Microsoft Windows debugger interface for visibility into source code execution.

      AM387x Sitara ARM processors are highly integrated, programmable platforms that leverage the Sitara processor technology.

      The device enables Original-Equipment Manufacturers (OEMs) and Original-Design Manufacturers (ODMs) to quickly bring to market devices featuring robust operating systems support, rich user interfaces, and high processing performance through the maximum flexibility of a fully integrated mixed processor solution. The device also combines programmable ARM processing with a highly integrated peripheral set.

      The AM387x Sitara ARM processors also present OEMs and ODMs with new levels of processor scalability and software reuse. An OEM or ODM who used the AM387x processors in a design and can make a similar product with added features could scale up to the pin-compatible and software-compatible TMS320DM814x processors from TI. The TMS320DM814x DaVinci video processors add a powerful C674x core DSP along with a video encoder and decoder to the hardware on the AM387x. Additionally, OEMs or ODMs that have used the AM387x or DM814x processors and find a need for a faster ARM and/or DSP core performance could scale up to the software-compatible AM389x or TMS320DM816x devices with higher core speeds.

      Programmability is provided by an ARM Cortex-A8 RISC CPU with Neon extension. The ARM processor lets developers keep control functions separate from algorithms programmed on coprocessors, thus reducing the complexity of the system software. The ARM Cortex-A8 32-bit RISC core with Neon floating-point extension includes: 32KB of instruction cache; 32KB of data cache; 512KB of L2 cache; 48KB of boot ROM; and 64KB of RAM.

      The AM387x Sitara ARM processors also include an SGX530 3D graphics engine to off-load many graphics processing tasks from the ARM core, making more ARM MIPS available for common processing tasks on algorithms. Additionally, the AM387x processor has a complete set of development tools for the ARM which include C compilers and a Microsoft Windows debugger interface for visibility into source code execution.
      filter その他の マルチメディア / 産業用ネットワーク SoC を検索
      ダウンロード 字幕付きのビデオを表示 ビデオ

      技術資料

      star =TI が選定したこの製品の主要ドキュメント
      結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
      7 をすべて表示
      上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
      * データシート AM387x Sitara™ARM® Processors データシート (Rev. D) PDF | HTML 2016年 1月 5日
      * エラッタ AM387x Sitara ARM Microprocessors (MPUs) Errata (Silicon Revisions 3.0, 2.1) (Rev. C) 2013年 4月 15日
      アプリケーション・ノート High-Speed Interface Layout Guidelines (Rev. J) PDF | HTML 2023年 2月 24日
      その他の技術資料 From Start to Finish: A Product Development Roadmap for Sitara™ Processors 2020年 12月 16日
      ユーザー・ガイド How-To and Troubleshooting Guide for PRU-ICSS PROFIBUS 2018年 9月 24日
      ユーザー・ガイド AM387x Sitara ARM Microprocessors (MPUs) Technical Reference Manual (Rev. E) 2015年 7月 3日
      アプリケーション・ノート Canny Edge Detection Implementation on TMS320C64x/64x+ Using VLIB 2009年 11月 25日

      設計と開発

      その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

      デバッグ・プローブ

      TMDSEMU200-U — XDS200 USB デバッグ プローブ

      XDS200 は、TI の組込みデバイスのデバッグに使用するデバッグ プローブ (エミュレータ) です。大半のデバイスでは、より新しく低コストな XDS110 (www.ti.com/tool/TMDSEMU110-U) の使用が推奨されます。XDS200 は、単一のポッドで IEEE1149.1、IEEE1149.7、SWD などの幅広い規格をサポートします。すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。

      (...)

      TI.com で取り扱いなし
      デバッグ・プローブ

      TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

      XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

      すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

      (...)

      TI.com で取り扱いなし
      デバッグ・プローブ

      TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

      The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

      The (...)

      TI.com で取り扱いなし
      ソフトウェア開発キット (SDK)

      LINUXEZSDK-SITARA — Linux EZ ソフトウェア開発キット（EZSDK）、Sitara™ ARM® マイクロプロセッサ用

      注：AM387x 用 SDK は準備中です

      The Linux EZ Software Development Kit (EZ SDK) provides Sitara™ ARM® Cortex™-A8 and ARM9™ developers an easy set up and quick out-of-box experience that is specific to and highlights the features of TI's ARM microprocessors. Launching demos, benchmarks and (...)

      View Options
      ドライバまたはライブラリ

      WIND-3P-VXWORKS-LINUX-OS — Wind River 社 Processors VxWorks / Linux オペレーティング・システム

      Wind River is a global leader in delivering software for the Internet of Things (IoT). The company’s technology has been powering the safest, most secure devices in the world since 1981 and today is found in more than 2 billion products. Wind River offers a comprehensive edge-to-cloud product (...)
      購入先：Wind River Systems
      パートナー サイトへアクセス
      IDE (統合開発環境)、コンパイラ、またはデバッガ

      CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

      Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It is comprised of a rich suite of tools used to build, debug, analyze and optimize embedded applications. Code Composer Studio is available across Windows®, Linux® and macOS® platforms.

      (...)

      サポート対象の製品とハードウェア

      サポート対象の製品とハードウェア
      開始 ダウンロードオプション
      オペレーティング・システム (OS)

      GHS-3P-INTEGRITY-RTOS — Green Hills 社の INTEGRITY RTOS

      Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

      Green Hills Software の詳細については、www.ghs.com (...)
      購入先：Green Hills Software
      パートナー サイトへアクセス
      オペレーティング・システム (OS)

      MG-3P-NUCLEUS-RTOS — Mentor Graphics Nucleus RTOS

      ソフトウェア主導のパワー・マネージメントは、バッテリ動作または電力枠の少ない組込みシステムにとって不可欠です。Nucleus RTOS の一部としてパワー・マネージメント・フレームワークを搭載した、人気のある TI デバイスを採用すると、最新の省電力機能を組み込み分野の開発で活用できます。デベロッパーの皆様が、ハードウェアに依存しない抽象化 API を使用してアプリケーションの要件を指定すると、電力モードを意識する必要のある部品を Nucleus が自動的に検出し、設計プロセスの簡素化、コード再利用の促進、開発期間の短縮を支援します。
      購入先：Mentor Graphics Corporation
      パートナー サイトへアクセス
      オペレーティング・システム (OS)

      QNX-3P-NEUTRINO-RTOS — QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS)

      QNX Neutrino® リアルタイム・オペレーティング・システム (RTOS) はフル機能を搭載した信頼性の高い RTOS で、車載、医療、交通、軍用、産業用組込みシステム向けの次世代製品を可能にします。マイクロカーネル採用の設計とモジュール型アーキテクチャにより、総所有コストを低減しながら、高度に最適化された信頼性の高いシステムを実現できます。
      購入先：QNX Software Systems
      パートナー サイトへアクセス
      ソフトウェア・プログラミング・ツール

      UNIFLASH — ほとんどの TI 製マイコン（MCU）とミリ波センサに対応する UniFlash

      UniFlash is a software tool for programming on-chip flash on TI microcontrollers and wireless connectivity devices and on-board flash for TI processors. UniFlash provides both graphical and command-line interfaces.

      UniFlash can be run from the cloud on the TI Developer Zone or downloaded and used (...)

      サポート対象の製品とハードウェア

      サポート対象の製品とハードウェア
      開始 ダウンロードオプション
      シミュレーション・モデル

      AM387x CYE BSDL Model

      SPRM551.ZIP (21 KB) - BSDL Model
      ダウンロード
      計算ツール

      CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

      The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
      • Visualize the device clock tree
      • Interact with clock tree (...)
      ユーザー ガイド: PDF
      View Options
      パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
      FCBGA (CYE) 684 Ultra Librarian
      TI の評価基板に関する標準契約約款が適用されます。

      購入と品質

      記載されている情報：
      • RoHS
      • REACH
      • デバイスのマーキング
      • リード端子の仕上げ / ボールの原材料
      • MSL 定格 / ピーク リフロー
      • MTBF/FIT 推定値
      • 使用材料
      • 認定試験結果
      • 継続的な信頼性モニタ試験結果
      記載されている情報：
      • ファブ拠点
      • アセンブリ拠点

      推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

      サポートとトレーニング

      TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

      投稿されたすべてのフォーラムトピック (英語) を表示

      コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

      TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

      ビデオ