主页 微控制器 (MCU) 和处理器 数字信号处理器 (DSP)
主页
微控制器 (MCU) 和处理器
数字信号处理器 (DSP)

DRA781

正在供货

适用于音频放大器且具有 750MHz C66x DSP 和 2 个双核 Arm Cortex-M4 的 SoC 处理器

立即订购
勘误

DRA781

正在供货
立即订购

产品详情

未提供此产品的参数。
FCBGA (ABF) 367 225 mm² 15 x 15
  • 专为信息娱乐应用设计的 架构
  • 多达 2 个 C66x 浮点 VLIW DSP
    • 对象代码与 C67x 和 C64x+ 完全兼容
    • 每周期最多 32 次 16 × 16 位定点乘法
  • 高达 512kB 片上 L3 RAM
  • 3 级 (L3) 和 4 级 (L4) 互连
  • 存储器接口 (EMIF) 模块
    • 支持 DDR3/DDR3L 至 DDR-1066
    • 支持 DDR2 至 DDR-800
    • 最高支持 2GB
  • Dual Arm® Cortex®-M4 (IPU)
  • Vision AccelerationPac
    • 嵌入式视觉引擎 (EVE)
  • 显示子系统
    • 采用 DMA 引擎的显示控制器
    • CVIDEO/SD-DAC TV 模拟复合输出
  • 可生成温度警报的片上温度传感器
  • 通用存储器控制器 (GPMC)
  • 增强型直接存储器存取 (EDMA) 控制器
  • 3 端口（2 个外置）千兆以太网 (GMAC) 交换机
  • 控制器局域网 (DCAN) 模块
    • CAN 2.0B 协议
  • 模块化控制器局域网 (MCAN) 模块
    • CAN 2.0B 协议
  • 8 个 32 位通用计时器
  • 3 个可配置通用异步接收发送器 (UART) 模块
  • 4 个多通道串行外设接口 (McSPI)
  • 四通道 SPI 接口
  • 两个内部集成电路 (I2C) 端口
  • 三个多通道音频串行端口 (McASP) 模块
  • 多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
  • 多达 126 个通用 I/O (GPIO) 引脚
  • 电源、复位和时钟管理
  • 片上调试，采用 CTool 技术
  • 符合汽车级 AEC-Q100 标准
  • 15mm × 15mm、0.65mm 间距、367 引脚 PBGA (ABF)
  • 可作为看门狗计时器使用的五个实时中断 (RTI) 模块实例
  • 8 通道 10 位 ADC
  • PWMSS
  • 视频和图像处理支持
    • 全高清视频 (1920 × 1080p，60fps)
    • 视频输入和视频输出
    • 非视频用途时提供 GPIO 端口支持
  • 视频输入端口 (VIP) 模块
    • 支持多达 4 个多路复用输入端口
  • 专为信息娱乐应用设计的 架构
  • 多达 2 个 C66x 浮点 VLIW DSP
    • 对象代码与 C67x 和 C64x+ 完全兼容
    • 每周期最多 32 次 16 × 16 位定点乘法
  • 高达 512kB 片上 L3 RAM
  • 3 级 (L3) 和 4 级 (L4) 互连
  • 存储器接口 (EMIF) 模块
    • 支持 DDR3/DDR3L 至 DDR-1066
    • 支持 DDR2 至 DDR-800
    • 最高支持 2GB
  • Dual Arm® Cortex®-M4 (IPU)
  • Vision AccelerationPac
    • 嵌入式视觉引擎 (EVE)
  • 显示子系统
    • 采用 DMA 引擎的显示控制器
    • CVIDEO/SD-DAC TV 模拟复合输出
  • 可生成温度警报的片上温度传感器
  • 通用存储器控制器 (GPMC)
  • 增强型直接存储器存取 (EDMA) 控制器
  • 3 端口（2 个外置）千兆以太网 (GMAC) 交换机
  • 控制器局域网 (DCAN) 模块
    • CAN 2.0B 协议
  • 模块化控制器局域网 (MCAN) 模块
    • CAN 2.0B 协议
  • 8 个 32 位通用计时器
  • 3 个可配置通用异步接收发送器 (UART) 模块
  • 4 个多通道串行外设接口 (McSPI)
  • 四通道 SPI 接口
  • 两个内部集成电路 (I2C) 端口
  • 三个多通道音频串行端口 (McASP) 模块
  • 多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
  • 多达 126 个通用 I/O (GPIO) 引脚
  • 电源、复位和时钟管理
  • 片上调试，采用 CTool 技术
  • 符合汽车级 AEC-Q100 标准
  • 15mm × 15mm、0.65mm 间距、367 引脚 PBGA (ABF)
  • 可作为看门狗计时器使用的五个实时中断 (RTI) 模块实例
  • 8 通道 10 位 ADC
  • PWMSS
  • 视频和图像处理支持
    • 全高清视频 (1920 × 1080p，60fps)
    • 视频输入和视频输出
    • 非视频用途时提供 GPIO 端口支持
  • 视频输入端口 (VIP) 模块
    • 支持多达 4 个多路复用输入端口

DRA78x 处理器采用 367 焊球、15mm×15mm、0.65mm 焊球间距（0.8mm 间距规则可用于信号）（通过 Channel™ 阵列 (VCA) 技术实现）、球栅阵列 (FCBGA) 封装。

此架构旨在昨用经济高效的解决方案，为汽车协处理、混合无线电和放大器应用提供高性能并发性 ， 实现 DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娱乐处理器系列的全面可扩展性。

此外，德州仪器 (TI) 提供一整套针对 Arm 和 DSP 的开发工具，其中包括 C 语言编译器和一个实现源代码执行可视化的调试接口。

DRA78x Jacinto 6 RSP（无线电音频处理器）系列器件符合 AEC-Q100 标准。

该器件 采用 简化的电源轨映射，这使得低成本电源管理集成电路 (PMIC) 解决方案得以实现。

The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.

The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.

DRA78x 处理器采用 367 焊球、15mm×15mm、0.65mm 焊球间距（0.8mm 间距规则可用于信号）（通过 Channel™ 阵列 (VCA) 技术实现）、球栅阵列 (FCBGA) 封装。

此架构旨在昨用经济高效的解决方案，为汽车协处理、混合无线电和放大器应用提供高性能并发性 ， 实现 DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娱乐处理器系列的全面可扩展性。

此外，德州仪器 (TI) 提供一整套针对 Arm 和 DSP 的开发工具，其中包括 C 语言编译器和一个实现源代码执行可视化的调试接口。

DRA78x Jacinto 6 RSP（无线电音频处理器）系列器件符合 AEC-Q100 标准。

该器件 采用 简化的电源轨映射，这使得低成本电源管理集成电路 (PMIC) 解决方案得以实现。

The DRA78x processor is offered in a 367-ball, 15×15-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (S-PBGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive co-processor, hybrid radio and amplifier applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6", DRA72x "Jacinto 6 Eco", and DRA71x "Jacinto 6 Entry" family of infotainment processors, including voice, HMI, multimedia and smartphone projection mode capabilities.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

The DRA78x Jacinto 6 RSP (Radio Sound Processor) device family is qualified according to the AEC-Q100 standard.

The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.
filter 查找其他 数字信号处理器 (DSP)
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 37
类型 标题 下载最新的英语版本 日期
* 勘误表 DRA78x Silicon Errata (Rev. B) 2019年 10月 1日
应用手册 Jacinto6 SoC 上 VISION SDK 和 PSDKLA 之间的 IVA-HD 共 享 PDF | HTML 英语版 PDF | HTML 2021年 11月 18日
应用手册 在 Jacinot6 SOC 上集成 VISION SDK 和 PSDK 之间的虚拟 DRM PDF | HTML 英语版 PDF | HTML 2021年 10月 13日
应用手册 AM57x, DRA7x, and TDA2x EMIF Tools (Rev. E) 2020年 1月 6日
用户指南 DRA78x Technical Reference Manual (Rev. D) 2019年 7月 30日
应用手册 Integrating New Cameras With Video Input Port on DRA7xx SoCs PDF | HTML 2019年 6月 11日
应用手册 Achieving Early CAN Response on DRA7xx Devices 2018年 11月 28日
应用手册 DRA74x_75x/DRA72x Performance (Rev. A) 2018年 10月 31日
应用手册 Audio Post Processing Engine on Jacinto™ DRA7x Family of Devices 2018年 9月 14日
应用手册 The Implementation of YUV422 Output for SRV 2018年 8月 2日
应用手册 MMC DLL Tuning (Rev. B) 2018年 7月 31日
应用手册 Integrating AUTOSAR on TI SoC: Fundamentals 2018年 6月 18日
应用手册 ECC/EDC on TDAxx (Rev. B) 2018年 6月 13日
应用手册 Tools and Techniques to Root Case Failures in Video Capture Subsystem 2018年 6月 12日
应用手册 Sharing VPE Between VISIONSDK and PSDKLA 2018年 5月 4日
应用手册 Android Boot Optimization on DRA7xx Devices (Rev. A) 2018年 2月 13日
应用手册 Using Peripheral Boot and DFU for Rapid Development on Jacinto 6 Devices (Rev. A) 2017年 11月 30日
应用手册 Jacinto6 Spread Spectrum Clocking Configuration (Rev. A) 2017年 11月 27日
应用手册 Optimizing DRA7xx and TDA2xx Processors for use with Video Display SERDES (Rev. B) 2017年 11月 7日
应用手册 A Guide to Debugging With CCS on the DRA75x, DRA74x, TDA2x and TDA3x Family of D (Rev. B) 2017年 11月 3日
应用手册 Optimization of GPU-Based Surround View on TI’s TDA2x SoC 2017年 9月 12日
应用手册 Using DSS Write-Back Pipeline for RGB-to-YUV Conversion on DRA7xx Devices 2017年 8月 14日
应用手册 Software Guidelines to EMIF/DDR3 Configuration on DRA7xx Devices 2017年 7月 12日
EVM 用户指南 DRA78x_15X15 EVM CPU Board User's Guide 2017年 5月 22日
EVM 用户指南 TDA3x_15X15 EVM CPU Board Users Guide 2017年 5月 10日
应用手册 Linux Boot Time Optimizations on DRA7xx Devices 2017年 3月 31日
应用手册 Interfacing DRA75x and DRA74x Audio to Analog Codecs (Rev. A) 2017年 2月 17日
应用手册 Early Splash Screen on DRA7x Devices 2017年 1月 31日
应用手册 Quality of Service (QoS) Knobs for DRA74x, DRA75x & TDA2x Family of Devices (Rev. A) 2016年 12月 15日
应用手册 Gstreamer Migration Guidelines 2016年 4月 26日
应用手册 Flashing Binaries to DRA7xx Factory Boards Using DFU 2016年 4月 14日
应用手册 Tools and Techniques for Audio Debugging 2016年 4月 13日
应用手册 Debugging Tools and Techniques With IPC3.x 2016年 3月 30日
应用手册 Modifying Memory Usage for IPUMM Applications Loaded IPC 3.x for DRA75x, DRA74x (Rev. A) 2016年 1月 15日
白皮书 Informational ADAS as Software Upgrade to Today’s Infotainment Systems 2014年 10月 14日
应用手册 Guide to fix Perf Issues Using QoS Knobs for DRA74x, DRA75x, TDA2x & TD3x Device 2014年 8月 13日
白皮书 Today’s high-end infotainment soon becoming mainstream 2014年 6月 2日

设计和开发

电源解决方案

查找适用于 DRA781 的电源解决方案。TI 提供适用于 TI 和非 TI 片上系统 (SoC)、处理器、微控制器、传感器和现场可编程门阵列 (FPGA) 的电源解决方案。

查看解决方案
评估板

DRA78XEVM — DRA78x 评估模块

Jacinto™ DRA78x 评估模块 (EVM) 是一款评估平台，旨在加速无线电信号处理器 (RSP) 应用的开发工作和上市进程。该 EVM 基于采用异构可扩展架构的 Jacinto DRA78x SoC 而构建，该架构包含以下组合：

  • TI 的定点和浮点 TMS320C66x 数字信号处理器 (DSP)
  • 带嵌入式视觉引擎 (EVE) 的 Vision AccelerationPac
  • 双核 ARM® Cortex®-M4 处理器

此 EVM 还集成了众多外设，包括多摄像头接口（并行和串行）显示屏、CAN 和千兆位以太网 AVB。此外，此 EVM 还集成了以太网、FPD-Link 和 HDMI (...)

来源：SVTRONICS INC
用户指南: PDF
访问合作伙伴网站
软件开发套件 (SDK)

PROCESSOR-SDK-DRA7X — 适用于 DRA7x Jacinto™ 处理器的处理器软件开发套件 – Linux、Android 和 RTOS

Processor SDK Linux Automotive

Processor SDK Linux Automotive 是用于 TI Jacinto™ DRAx 系列信息娱乐系统 SoC 的基础软件开发平台。使用此软件框架，用户可以为下一代汽车开发功能丰富的信息娱乐系统解决方案，例如可重新配置的数字仪表组、集成式驾驶舱、车载信息娱乐系统、远程信息处理系统、后排娱乐系统等等。该 SDK 基于通用的 Processor SDK 平台。

亮点
  • 长期稳定 (LTS) 主线 Linux 内核支持
  • U-Boot 引导加载程序支持
  • Linaro GNU Compiler Collection (GCC) 工具链
  • (...)
用户指南: PDF
View Options
操作系统 (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills INTEGRITY RTOS

The flagship of Green Hills Software operating systems—the INTEGRITY RTOS—is built around a partitioning architecture to provide embedded systems with total reliability, absolute security, and maximum real-time performance. With its leadership pedigree underscored by certifications in a (...)
来源：Green Hills Software
访问合作伙伴网站
支持软件

VCTR-3P-MICROSAR — 适用于微控制器和高性能计算机 (HPC) 的 Vector MICROSAR AUTOSAR 软件

MICROSAR 和 DaVinci 产品系列凭借适用于微控制器和 HPC 的先进嵌入式软件和强大的开发工具简化了 ECU 开发。利用先进的基础设施软件，即可为 ECU 奠定良好基础，并使用相关工具简化所有配套开发任务。MICROSAR 嵌入式软件是按照 AUTOSAR classic 和 adaptive 等相关标准开发的。根据 ISO 26262 高达 ASIL D 的安全标准，该软件还适用于安全相关应用。此外，智能网络安全功能可保护控制单元免受未经授权的访问和操纵。Vector 涵盖汽车和其他工业应用的所有用例。对于具有高性能计算机的软件定义车辆 (...)
来源：Vector Informatik GmbH
View Options
仿真模型

DRA78x BSDL Model

SPRM713.ZIP (9 KB) - BSDL Model
下载
仿真模型

DRA78x IBIS Model

SPRM703.ZIP (10940 KB) - IBIS Model
下载
仿真模型

DRA78x Thermal Model

SPRM704.ZIP (1 KB) - Thermal Model
下载
计算工具

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree (...)
用户指南: PDF
View Options
封装 引脚 CAD 符号、封装和 3D 模型
FCBGA (ABF) 367 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频