ISO7840

アクティブ

最高絶縁定格、クワッドチャネル、4/0、強化絶縁型デジタル アイソレータ

製品詳細

Rating Catalog Integrated isolated power No Isolation rating Reinforced Number of channels 4 Forward/reverse channels 4 forward / 0 reverse Default output High, Low Data rate (max) (Mbps) 100 Protocols GPIO, PWM Surge isolation voltage (VIOSM) (VPK) 12800 Transient isolation voltage (VIOTM) (VPK) 8000 Withstand isolation voltage (VISO) (Vrms) 5700 CMTI (min) (V/µs) 85000 Operating temperature range (°C) -55 to 125 Supply voltage (max) (V) 5.5 Supply voltage (min) (V) 2.25 Propagation delay time (typ) (µs) 0.0107 Current consumption per channel (DC) (typ) (mA) 0.88 Current consumption per channel (1 Mbps) (typ) (mA) 1.53 Creepage (min) (mm) 8, 14.5 Clearance (min) (mm) 8, 14.5
Rating Catalog Integrated isolated power No Isolation rating Reinforced Number of channels 4 Forward/reverse channels 4 forward / 0 reverse Default output High, Low Data rate (max) (Mbps) 100 Protocols GPIO, PWM Surge isolation voltage (VIOSM) (VPK) 12800 Transient isolation voltage (VIOTM) (VPK) 8000 Withstand isolation voltage (VISO) (Vrms) 5700 CMTI (min) (V/µs) 85000 Operating temperature range (°C) -55 to 125 Supply voltage (max) (V) 5.5 Supply voltage (min) (V) 2.25 Propagation delay time (typ) (µs) 0.0107 Current consumption per channel (DC) (typ) (mA) 0.88 Current consumption per channel (1 Mbps) (typ) (mA) 1.53 Creepage (min) (mm) 8, 14.5 Clearance (min) (mm) 8, 14.5
SOIC (DW) 16 106.09 mm² 10.3 x 10.3 SOIC (DWW) 16 177.675 mm² 10.3 x 17.25
  • 信号速度:最大 100Mbps
  • 広い電源電圧範囲:2.25V ~ 5.5V
  • 2.25V から 5.5V への電圧変換
  • 広い温度範囲:–55°C ~ 125°C
  • 低い消費電力:1Mbps でチャネルごとに標準値 1.7mA
  • 小さい伝搬遅延時間:標準値 11ns (5V電源)
  • 業界をリードする CMTI (最小値):±100kV/µs
  • 堅牢な電磁環境適合性 (EMC)
  • システム レベルでのESD、EFT、サージ耐性
  • 低い放射
  • 絶縁バリアの寿命:40 年超
  • ワイド ボディ SOIC-16 パッケージまたは超ワイド ボディ SOIC-16 パッケージを選択可能
  • 安全および規制の認定:
    • DIN EN IEC 60747-17 (VDE 0884-17) に準拠した強化絶縁耐圧:8000VPK
    • UL 1577 に準拠した絶縁耐圧:5.7kVRMS (1 分間)
    • IEC 61010-1、IEC 62368-1、IEC 60601-1、GB 4943.1 認証

  • 信号速度:最大 100Mbps
  • 広い電源電圧範囲:2.25V ~ 5.5V
  • 2.25V から 5.5V への電圧変換
  • 広い温度範囲:–55°C ~ 125°C
  • 低い消費電力:1Mbps でチャネルごとに標準値 1.7mA
  • 小さい伝搬遅延時間:標準値 11ns (5V電源)
  • 業界をリードする CMTI (最小値):±100kV/µs
  • 堅牢な電磁環境適合性 (EMC)
  • システム レベルでのESD、EFT、サージ耐性
  • 低い放射
  • 絶縁バリアの寿命:40 年超
  • ワイド ボディ SOIC-16 パッケージまたは超ワイド ボディ SOIC-16 パッケージを選択可能
  • 安全および規制の認定:
    • DIN EN IEC 60747-17 (VDE 0884-17) に準拠した強化絶縁耐圧:8000VPK
    • UL 1577 に準拠した絶縁耐圧:5.7kVRMS (1 分間)
    • IEC 61010-1、IEC 62368-1、IEC 60601-1、GB 4943.1 認証

ISO7840x デバイスは、8000VPK の絶縁電圧を持つ高性能クワッド チャネル デジタル アイソレータです。このデバイスは、VDE、CSA、TUV、CQC に準拠した強化絶縁認証を取得しています。本アイソレータは、CMOS や LVCMOS のデジタル I/O を絶縁しながら、低消費電力で高い電磁気耐性と低い放射を実現します。各絶縁チャネルは、二酸化ケイ素 (SiO2) の絶縁バリアで分離されたロジック入力および出力バッファを備えています。

このデバイスは複数のイネーブル ピンを備えています。これらのイネーブル ピンを使うと、マルチコントローラ駆動アプリケーションにおいて、各出力を高インピーダンス状態にすることで、消費電力を低減できます。 ISO7840 デバイスには、4 個の順方向チャネルと 0 個の逆方向チャネルがあります。入力電源または信号が失われた場合のデフォルト出力は、 ISO7840 デバイスでは high、 ISO7840 デバイスでは low です。詳細については、「デバイスの機能モード」セクションを参照してください。

このデバイスを絶縁型電源と組み合わせて使用すると、データ バスや他の回路上のノイズ電流がローカル グランドに入り込んでノイズに敏感な回路に干渉または損傷を与えることを、防止できます。革新的なチップ設計およびレイアウト技法により、 ISO7840 デバイスは電磁両立性が大幅に強化されているため、システム レベルの ESD、EFT、サージ、および放射のコンプライアンスを容易に達成できます。

ISO7840 デバイスは、16 ピン SOIC ワイド ボディ (DW) および超ワイド ボディ (DWW) パッケージで供給されます。

ISO7840x デバイスは、8000VPK の絶縁電圧を持つ高性能クワッド チャネル デジタル アイソレータです。このデバイスは、VDE、CSA、TUV、CQC に準拠した強化絶縁認証を取得しています。本アイソレータは、CMOS や LVCMOS のデジタル I/O を絶縁しながら、低消費電力で高い電磁気耐性と低い放射を実現します。各絶縁チャネルは、二酸化ケイ素 (SiO2) の絶縁バリアで分離されたロジック入力および出力バッファを備えています。

このデバイスは複数のイネーブル ピンを備えています。これらのイネーブル ピンを使うと、マルチコントローラ駆動アプリケーションにおいて、各出力を高インピーダンス状態にすることで、消費電力を低減できます。 ISO7840 デバイスには、4 個の順方向チャネルと 0 個の逆方向チャネルがあります。入力電源または信号が失われた場合のデフォルト出力は、 ISO7840 デバイスでは high、 ISO7840 デバイスでは low です。詳細については、「デバイスの機能モード」セクションを参照してください。

このデバイスを絶縁型電源と組み合わせて使用すると、データ バスや他の回路上のノイズ電流がローカル グランドに入り込んでノイズに敏感な回路に干渉または損傷を与えることを、防止できます。革新的なチップ設計およびレイアウト技法により、 ISO7840 デバイスは電磁両立性が大幅に強化されているため、システム レベルの ESD、EFT、サージ、および放射のコンプライアンスを容易に達成できます。

ISO7840 デバイスは、16 ピン SOIC ワイド ボディ (DW) および超ワイド ボディ (DWW) パッケージで供給されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
22 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ISO7840x 高性能 8000VPK 強化絶縁型クワッド チャネル デジタル アイソレータ データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2025年 9月 26日
証明書 VDE Certificate for Reinforced Isolation for DIN EN IEC 60747-17 (Rev. Y) 2025年 9月 22日
証明書 UL Certificate of Compliance File E181974 Vol 4 Sec 6 (Rev. R) 2025年 9月 8日
証明書 CQC Certificate for ISOxxDWx (Rev. K) 2025年 8月 18日
証明書 TUV Certificate for Isolation Devices (Rev. L) 2025年 8月 15日
アプリケーション・ノート Digital Isolator Design Guide (Rev. G) PDF | HTML 2023年 9月 13日
ホワイト・ペーパー Improve Your System Performance by Replacing Optocouplers with Digital Isolators (Rev. C) PDF | HTML 2023年 9月 7日
ホワイト・ペーパー Circuit Board Insulation Design According to IEC60664 for Motor Drive Apps PDF | HTML 2023年 8月 31日
証明書 CSA Certificate for ISO78xxDWx 2023年 3月 13日
ホワイト・ペーパー Why are Digital Isolators Certified to Meet Electrical Equipment Standards? 2021年 11月 16日
ホワイト・ペーパー Distance Through Insulation: How Digital Isolators Meet Certification Requiremen PDF | HTML 2021年 6月 11日
EVM ユーザー ガイド (英語) Universal Digital Isolator Evaluation Module PDF | HTML 2021年 3月 4日
機能安全情報 Isolation in AC Motor Drives: Understanding the IEC 61800-5-1 Safety Standard (Rev. A) 2019年 9月 19日
Analog Design Journal Pushing the envelope with high-performance digital-isolation technology (Rev. A) 2018年 8月 22日
アプリケーション概要 Considerations for Selecting Digital Isolators 2018年 7月 24日
機能安全情報 Isolation in solar power converters: Understanding the IEC62109-1 safety standar (Rev. A) 2018年 5月 18日
Analog Design Journal How to reduce radiated emissions of digital isolators for systems with RF module 2018年 3月 26日
アプリケーション・ノート Isolation Glossary (Rev. A) 2017年 9月 19日
ホワイト・ペーパー ACモーター・ドライブの絶縁: IEC 61800-5-1 安全規格の理解 最新英語版 (Rev.A) 2017年 6月 19日
Analog Design Journal 4Q 2015 Analog Applications Journal 2015年 10月 30日
Analog Design Journal Pushing the envelope with high-performance digital-isolation technology 2015年 10月 30日
EVM ユーザー ガイド (英語) ISO784xx Quad-Channel Digital Isolator EVM User Guide 2014年 10月 17日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DIGI-ISO-EVM — ユニバーサル デジタル アイソレータ評価モジュール

DIGI-ISO-EVM は、以下の 5 種類のパッケージのいずれかに封止されている、TI のシングルチャネル、デュアルチャネル、トリプルチャネル、クワッドチャネル、または 6 チャネル デジタル アイソレータ デバイスの評価に使用できる評価基板です。幅の狭い 8 ピン SOIC (D)、幅の広い 8 ピン SOIC (DWV)、幅の広い 16 ピン SOIC (DW)、超幅広 16 ピン SOIC (DWW)、16 ピン QSOP (DBQ) の各パッケージ。この評価基板 (EVM) は十分な数の Berg ピン (...)

ユーザー ガイド: PDF | HTML
評価ボード

ISO7842-EVM — 高イミュニティ、5.7kVRMS 強化絶縁、4 チャネル 2/2 デジタル・アイソレータ評価モジュール

The ISO7842 provides galvanic isolation up to 5700 VRMS for 1 minute per UL and 8000 VPK per VDE. This device has four isolated channels comprised of a logic input and output buffer separated by a silicon dioxide (SiO2) insulation barrier. Used in conjunction with isolated power supplies, this (...)

ユーザー ガイド: PDF
シミュレーション・モデル

ISO7840 IBIS Model (Rev. A)

SLLM281A.ZIP (52 KB) - IBIS Model
シミュレーション・モデル

ISO7840F IBIS Model (Rev. A)

SLLM282A.ZIP (52 KB) - IBIS Model
リファレンス・デザイン

TIDA-01037 — アイソレータの最適化によって SNR とサンプルレートを最大化する、20 ビット、1MSPS のデータ収集リファレンスデザイン

TIDA-01037 は 20 ビット、1MSPS の絶縁型アナログ入力データ アクイジションのリファレンス デザインです。2 個の異なるアイソレータ デバイスを使用し、シグナル チェーンの SNR とサンプル レート性能を最大化します。ADC サンプリング クロックなど低ジッタを必要とする信号の場合は TI の ISO73xx 低ジッタ デバイス ファミリが使用されますが、TI の高速 ISO78xx デバイス ファミリは、データ サンプル レートを最大化するために使用されます。これら 2 つのアイソレータ ソリューションを組み合わせることで、絶縁境界上のサンプル クロック (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01035 — 最大 SNR とサンプル レートのためにジッタを最適化する 20 ビット絶縁型データ アクイジションのリファレンス デザイン

TIDA-01035 は、20 ビット、1 MSPS の絶縁アナログ入力データ取得リファレンス デザインであり、デジタル絶縁データ取得システムに典型的な性能上の課題を解決し最適化する方法を示しています。
  • 絶縁境界を越えた ADC サンプル クロック ジッタを効果的に低減することで、高周波 AC 信号チェーンの性能 (SNR および THD) が大幅に向上します
  • デジタル絶縁器によって生じる伝搬遅延を排除 / 最小化することで、サンプル レートを最大化します
  • ジャンパを用いて、ジッタ低減技術の有無で性能を評価するオプションを提供します
  • 絶縁器による付加ジッタがデータ (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00732 — 最大の SNR とサンプリング レートを実現する、18 ビット、2Msps の絶縁型データ アクイジションのリファレンス デザイン

この「最大 SNR / サンプリング レートを実現する 18 ビット、2Msps 絶縁型データ アクイジションのリファレンス デザイン」は、絶縁型データ アクイジション システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
  • デジタル アイソレータに起因する伝搬遅延を最小化し、サンプリング レートを最大化
  • デジタル アイソレータに起因する ADC サンプリング クロック ジッタを効率的に軽減し、高周波 AC シグナル チェーンの性能(SNR)を最大化
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (DW) 16 Ultra Librarian
SOIC (DWW) 16 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ