产品详情

Function Differential Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 3500 Number of outputs 10 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:10 fanout Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Function Differential Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 3500 Number of outputs 10 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:10 fanout Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
CFP (HFG) 36 82.410084 mm² 9.078 x 9.078
  • 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
  • 与 LVECL 和 LVPECL 完全兼容
  • 支持宽电源电压范围:2.375V 至 3.8V
  • 通过 CLK_SEL 可选择时钟输入
  • 适用于时钟分配应用的低输出偏斜(典型值为 15ps)
    • 附加抖动小于 1ps
    • 传播延迟小于 355ps
    • 开路输入默认状态
    • 兼容 LVDS、CML、SSTL 输入
  • 针对单端时钟的 VBB 基准电压输出
  • 频率范围介于 DC 至 3.5GHz 之间
  • 支持国防、航天和医疗应用
    • 受控基线
    • 同一封装测试厂
    • 同一制造厂完成所有制造过程
    • 支持军用(-55°C 至 125°C)温度范围,(1)
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性

(1)提供定制的温度范围。

  • 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
  • 与 LVECL 和 LVPECL 完全兼容
  • 支持宽电源电压范围:2.375V 至 3.8V
  • 通过 CLK_SEL 可选择时钟输入
  • 适用于时钟分配应用的低输出偏斜(典型值为 15ps)
    • 附加抖动小于 1ps
    • 传播延迟小于 355ps
    • 开路输入默认状态
    • 兼容 LVDS、CML、SSTL 输入
  • 针对单端时钟的 VBB 基准电压输出
  • 频率范围介于 DC 至 3.5GHz 之间
  • 支持国防、航天和医疗应用
    • 受控基线
    • 同一封装测试厂
    • 同一制造厂完成所有制造过程
    • 支持军用(-55°C 至 125°C)温度范围,(1)
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性

(1)提供定制的温度范围。

CDCLVP111-SP 时钟驱动器能够以最低时钟分配偏斜将 LVPECL 输入的一对差分时钟(CLK0 和 CLK1)分配至十对差分 LVPECL 时钟(Q0 和 Q9)输出。CDCLVP111-SP 可接受两个时钟源传入一个输入多路复用器。CDCLVP111-SP 专为驱动 50Ω 传输线路而设计。如果不使用某个输出引脚,可将其保持断开,以便降低功耗。如果只使用差分对的其中一个输出引脚,那么另一输出引脚必须同样地端接至 50Ω。

如果要求单端输入运行,VBB基准电压输出被使用。在这种情况下,必须将 VBB 引脚连接至 CLK0 并通过一个 10nF 电容器旁通至 GND。

要实现高速性能,强烈建议使用差分模式。

CDCLVP111-SP 的工作温度范围是 -55°C 至 125°C。

CDCLVP111-SP 时钟驱动器能够以最低时钟分配偏斜将 LVPECL 输入的一对差分时钟(CLK0 和 CLK1)分配至十对差分 LVPECL 时钟(Q0 和 Q9)输出。CDCLVP111-SP 可接受两个时钟源传入一个输入多路复用器。CDCLVP111-SP 专为驱动 50Ω 传输线路而设计。如果不使用某个输出引脚,可将其保持断开,以便降低功耗。如果只使用差分对的其中一个输出引脚,那么另一输出引脚必须同样地端接至 50Ω。

如果要求单端输入运行,VBB基准电压输出被使用。在这种情况下,必须将 VBB 引脚连接至 CLK0 并通过一个 10nF 电容器旁通至 GND。

要实现高速性能,强烈建议使用差分模式。

CDCLVP111-SP 的工作温度范围是 -55°C 至 125°C。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 13
类型 标题 下载最新的英语版本 日期
* 数据表 CDCLVP111-SP 低压 1:10 LVPECL,具有可选输入时钟驱动器 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2025年 4月 21日
* SMD CDCLVP111-SP SMD 5962-16207 2020年 9月 22日
* 辐射与可靠性报告 CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) 2020年 1月 7日
* 辐射与可靠性报告 Single-Event Effects Test Report for CDCLVP111-SP 1:10 LVPECL Clock Distributor 2017年 1月 30日
选择指南 TI Space Products (Rev. K) 2025年 4月 4日
更多文献资料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) 2025年 2月 20日
应用简报 经 DLA 批准的 QML 产品优化 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2024年 10月 28日
应用手册 单粒子效应置信区间计算 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2022年 12月 2日
应用手册 重离子轨道环境单粒子效应估算 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2022年 11月 30日
电子书 电子产品辐射手册 (Rev. B) 2022年 5月 7日
电子书 电子产品辐射手册 (Rev. A) 2019年 5月 21日
用户指南 TSW12D1620EVM-CVAL User's Guide (Rev. A) 2019年 1月 29日
EVM 用户指南 CDCLVP111-SP Evaluation Module (CDCLVP111EVM-CVAL) 2016年 11月 17日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

CDCLVP111EVM-CVAL — CDCLVP111-SP 1:10 LVPECL 时钟驱动器评估模块

CDCLVP111-SP EVM 利用陶瓷工程模型 (EM) 能够实现 CDCLVP111 时钟分配缓冲器的测试和验证。
用户指南: PDF
TI.com 上无现货
仿真模型

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

SLLM052B.ZIP (35 KB) - IBIS Model
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
设计工具

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

产品
时钟缓冲器
CDCDB2000 符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20 输出时钟缓冲器 CDCDB400 适用于 PCIe® 第 1 代到第 6 代 4 路输出时钟缓冲器 CDCDB800 适用于 PCIe® 第 1 代到第 6 代 8 路输出时钟缓冲器 CDCDB803 用于 PCIe® 第 1 代至第 6 代的 8 输出时钟缓冲器,具有可选的 SMBus 地址 CDCLVC1102 低抖动 1:2 LVCMOS 扇出时钟缓冲器 CDCLVC1103 低抖动 1:3 LVCMOS 扇出时钟缓冲器 CDCLVC1104 低抖动 1:4 LVCMOS 扇出时钟缓冲器 CDCLVC1106 低抖动 1:6 LVCMOS 扇出时钟缓冲器 CDCLVC1108 低抖动 1:8 LVCMOS 扇出时钟缓冲器 CDCLVC1110 低抖动 1:10 LVCMOS 扇出时钟缓冲器 CDCLVC1112 低抖动 1:12 LVCMOS 扇出时钟缓冲器 CDCLVC1310 通用输入、10 输出低阻抗 LVCMOS 缓冲器 CDCLVD110A 通过超小偏斜实现时钟分配且频率高达 1100MHz 的 1:10 LVDS 时钟缓冲器 CDCLVD1204 低抖动 2 路输入可选 1:4 通用至 LVDS 缓冲器 CDCLVD1208 低抖动 2 路输入可选 1:8 通用至 LVDS 缓冲器 CDCLVD1212 低抖动 2 路输入可选 1:12 通用至 LVDS 缓冲器 CDCLVD1213 具有可选输出分频器的低抖动 1:4 通用至 LVDS 缓冲器 CDCLVD1216 低抖动 2 路输入可选 1:16 通用至 LVDS 缓冲器 CDCLVD2102 低抖动双通道 1:2 通用至 LVDS 缓冲器 CDCLVD2104 低抖动双通道 1:4 通用至 LVDS 缓冲器 CDCLVD2106 低抖动双通道 1:6 通用至 LVDS 缓冲器 CDCLVD2108 低抖动双通道 1:8 通用至 LVDS 缓冲器 CDCLVP110 1:10 LVPECL/HSTL 至 LVPECL 时钟驱动器 CDCLVP1102 低抖动 1:2 通用至 LVPECL 缓冲器 CDCLVP111 具有可选输入的 1:10 LVPECL 缓冲器 CDCLVP111-EP 具有可选输入的 HiRel、1:10 LVPECL 缓冲器 CDCLVP111-SP 具有可选输入时钟驱动器的 1:10 高速时钟缓冲器 CDCLVP1204 低抖动双输入可选 1:4 通用转 LVPECL 缓冲器 CDCLVP1208 低抖动 2 路输入可选 1:8 通用至 LVPECL 缓冲器 CDCLVP1212 低抖动 2 路输入可选 1:12 通用至 LVPECL 缓冲器 CDCLVP1216 低抖动 2 路输入可选 1:16 通用至 LVPECL 缓冲器 CDCLVP2102 低抖动双通道 1:2 通用至 LVPECL 缓冲器 CDCLVP2104 低抖动双通道 1:4 通用至 LVPECL 缓冲器 CDCLVP2106 低抖动双通道 1:6 通用至 LVPECL 缓冲器 CDCLVP2108 低抖动双通道 1:8 通用至 LVPECL 缓冲器 CDCLVP215 双通道 1:5 高速 LVPECL 扇出缓冲器 LMK00301 3-GHz 10 路输出差动扇出缓冲器/电平转换器 LMK00304 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00306 具有 6 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00308 具有 8 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00334 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00334-Q1 汽车类 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00338 8 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK1C1102 2 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1103 3 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1104 4 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1106 6 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1108 8 通道输出 LVCMOS 1.8V 缓冲器 LMK1D1204 4 通道输出 LVDS 1.8V 缓冲器 LMK1D1204P 带引脚控制的 4 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208 8 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208I 具有 I²C 的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1208P 带引脚控制的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1212 12 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1216 16 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2102 双组 2 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D2102L 低附加抖动 LVDS 缓冲器 LMK1D2104 双组 4 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2104L 具有 0.7V 输出共模选项的双组 4 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D2106 双组 6 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2106L 具有 0.7V 输出共模选项的双组 2 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D2108 双组 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器
时钟发生器
LMK03318 具有单个 PLL 的超低抖动时钟发生器系列 LMK03328 具有两个独立 PLL 的超低抖动时钟发生器系列 LMK3C0105 采用体声波 (BAW) 技术的 5 路输出无基准时钟发生器 LMK3C0105-Q1 采用体声波 (BAW) 技术的汽车级 5 路输出无基准时钟发生器 LMK3H0102 Bulk acoustic wave (BAW)-based PCIe Gen 1 to Gen 7-compliant referenceless clock generator LMK3H0102-Q1 采用体声波 (BAW) 技术、符合 PCIe 第 7 代标准的汽车级无基准时钟发生器
时钟抖动清除器
LMK04803 具有双级联 PLL 和集成式 1.9GHz VCO 的低噪声时钟抖动消除器 LMK04805 具有双级联 PLL 和集成式 2.2GHz VCO 的低噪声时钟抖动消除器 LMK04806 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 LMK04808 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04821 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04826 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828-EP 温度范围为 -55°C 至 105°C 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04832 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SEP 耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SP 耐辐射加固保障 (RHA)、超低噪声、3.2GHz、15 路输出时钟抖动清除器
振荡器
LMK60A0-148351 148.352MHz、LVDS、高性能、低抖动差动振荡器 LMK60A0-148M 148.5MHz、LVDS、高性能、低抖动差动振荡器 LMK60E0-156257 156.257MHz、LVPECL、±25ppm、高性能低抖动振荡器 LMK60E0-156M 156.5MHz、LVPECL、±25ppm、高性能、低抖动振荡器 LMK60E0-212M 212.5MHz、LVPECL、±25ppm、高性能低抖动振荡器 LMK60E2-100M 100.0MHz、LVPECL、±50ppm、高性能低抖动振荡器 LMK60E2-125M 125MHz、LVPECL、±50ppm、高性能低抖动振荡器 LMK60E2-150M 150MHz、LVPECL、±50ppm、低抖动标准振荡器 LMK60E2-156M 156.25MHz、LVPECL、±50ppm、高性能低抖动振荡器 LMK60I2-100M 100MHz、HCSL、±50ppm、高性能、低抖动振荡器 LMK60I2-322M 322.27MHz、HCSL、±50ppm、高性能低抖动振荡器 LMK61A2-100M 100MHz、±50ppm、LVDS 超低抖动标准差动振荡器 LMK61A2-125M 125MHz、±50ppm、LVDS 超低抖动标准差动振荡器 LMK61A2-156M 156.25MHz、±50ppm、LVDS 超低抖动标准差动振荡器 LMK61A2-312M 312.5MHz、±50ppm、LVDS 超低抖动标准差动振荡器 LMK61A2-644M 具有内部 EEPROM 的 LVDS 超低抖动可编程振荡器 LMK61E0-050M 50MHz、LVPECL ±25ppm、超低抖动标准差动振荡器 LMK61E0-155M 155.52MHz、LVPECL ±25ppm、超低抖动标准差动振荡器 LMK61E0-156M 156.25MHz、±25ppm、LVPECL 超低抖动标准差动振荡器 LMK61E07 具有内部 EEPROM 的多信号格式超低抖动可编程振荡器 LMK61E08 具有内部 EEPROM 的超低抖动可编程振荡器 LMK61E0M 具有内部 EEPROM 的 LVCMOS 超低抖动可编程振荡器 LMK61E2 用于医疗成像以及测试测量领域的超低抖动 EEPROM 可编程振荡器 LMK61E2-100M 100MHz、±50ppm、LVPECL 超低抖动标准差动振荡器 LMK61E2-125M 125MHz、±50ppm、LVPECL 超低抖动标准差动振荡器 LMK61E2-156M 156.25MHz、±50ppm、LVPECL 超低抖动标准差动振荡器 LMK61E2-312M 312.5MHz、±50ppm、LVPECL 超低抖动标准差动振荡器 LMK61I2-100M 100MHz、±50ppm、HCSL 超低抖动标准差动振荡器 LMK61PD0A2 ±50ppm、超低抖动、引脚可选、差动振荡器 LMK62A2-100M 100MHz、LVDS ±50ppm、高性能、低抖动、标准振荡器 LMK62A2-150M 150MHz、LVDS ±50ppm、高性能、低抖动、标准振荡器 LMK62A2-156M 156.25MHz、LVDS ±50ppm、高性能、低抖动振荡器 LMK62A2-200M 200MHz、LVDS ±50ppm、高性能、低抖动、标准振荡器 LMK62A2-266M 266.66MHz、LVDS ±50ppm、高性能、低抖动、标准振荡器 LMK62E0-156M 156.25MHz、LVPECL、±25ppm、高性能、低抖动振荡器 LMK62E2-100M 100MHz、LVPECL、±50ppm、高性能、低抖动振荡器 LMK62E2-156M 156.25MHz、LVPECL、±50ppm、高性能、低抖动、标准振荡器 LMK62I0-100M 100MHz、HCSL、±25ppm、高性能、低抖动振荡器 LMK62I0-156M 156.25MHz、HCSL、±25ppm、高性能、低抖动振荡器 LMK6C 低抖动、高性能、体声波 (BAW) 固定频率 LVCMOS 振荡器 LMK6D 低抖动、高性能、体声波 (BAW) 固定频率 LVDS 振荡器 LMK6H 低抖动、高性能、体声波 (BAW) 固定频率 HCSL 振荡器 LMK6P 低抖动、高性能、体声波 (BAW) 固定频率 LVPECL 振荡器
硬件开发
评估板
LMK04832EVM 适用于 LMK04832 符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块 LMX2571EPEVM LMX2571-EP 1.34GHz 低功耗极端温度 RF 合成器评估模块 LMX2594PSEVM LMX2594 具有多器件相位同步的 15GHz 射频合成器评估模块 XMICR-3P-LMX2492 LMX2492 X-MWblock 评估模块 XMICR-3P-LMX2572 LMX2572 X-MWblock 评估模块 XMICR-3P-LMX2592 LMX2592 X-MWblock 评估模块 XMICR-3P-LMX2594 LMX2594 X-MWblock 评估模块 XMICR-3P-LMX2595 LMX2595 X-MWblock 评估模块
软件
支持软件
LMX9830-SW LMX9830 应用手册、软件和工具 LMX9838-SW LMX9838 应用手册、软件和工具
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
参考设计

TIDA-010191 — 航天级、多通道、JESD204B 15GHz 时钟参考设计

相控阵天线和数字波束形成是将提高未来星型雷达成像和宽带卫星通信系统性能的关键技术。与模拟波束形成不同,数字波束形成通常需要每个天线元件有一组数据转换器。这些转换器需要具有特定定义的相位关系的时钟。此参考设计展示了如何生成具有定义的和可调节相位关系的低噪声兆赫至千兆赫时钟信号。时钟相位甚至可以在发生单个事件后进行恢复。JESD204B 支持通过在 3.2GHz 频率和 10ps 板间偏移下运行两个 ADC12DJ3200QML-SP 评估模块及其相应的基于 FPGA 的捕获平台来展示。
设计指南: PDF
封装 引脚 CAD 符号、封装和 3D 模型
CFP (HFG) 36 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频