CDCEL925

CDCE925 和 CDCEL925 是基于 PLL 的低成本、高性能、模块化可编程时钟合成器、倍频器和分频器。CDCE925 和 CDCEL925 最多可从单个输入频率中生成五个输出时钟。借助最多两个独立的可配置 PLL，可在系统内针对任何时钟频率（最高可达 230MHz）对每个输出进行编程。

CDCEx925 具有单独的输出电源引脚 (VDDOUT)，对于 CDCEL925，此引脚上的电压为 1.8V，而对于 CDCE925，此引脚上的电压为 2.5V 至 3.3V。

该输入接受一个外部晶体或 LVCMOS 时钟信号。如果使用了晶体输入，对于大多数应用来说，一个片上负载电容器就足够了。负载电容器的值可在 0pF 至 20pF 的范围内进行编程。此外，还可以选择片上 VCXO，从而使输出频率与外部控制信号（即 PWM 信号）同步。

深 M/N 分频比允许从例如 27MHz 基准输入频率生成 0ppm 音频/视频、网络（WLAN、BlueTooth、以太网、GPS）或接口（USB、IEEE1394、Memory Stick）时钟。

所有 PLL 均支持 SSC（展频时钟）。SSC 可以是中心扩频或向下扩频时钟，这是降低电磁干扰 (EMI) 的常用技术。

根据 PLL 频率和分频器设置，将自动调整内部环路滤波器元件以实现高稳定性，并优化每个 PLL 的抖动传输特性。

为了轻松实现器件自定义来满足应用需要，该器件支持使用非易失性 EEPROM 进行编程。该器件预设为采用默认出厂配置，在安装于印刷电路板 (PCB) 前，该器件可重新编程为不同的应用配置，或者通过系统内编程进行重新编程。所有器件设置均可通过 SDA/SCL 总线（一种二线制串行接口）进行编程。

三个可自由编程的控制输入 S0、S1 和 S2 可用于选择不同的频率或更改 SSC 设置以降低 EMI，或用于其他控制功能，例如输出禁用为低电平、输出处于高阻抗状态、断电、PLL 旁路等。

CDCx925 在 1.8V 环境下工作，工作温度范围为 –40°C 至 85°C。