計算ツール
ADC12DJ5200RF-CALC — ADC12DJ5200RF input network full-scale calculation tool.
Calculation tool referenced in application note SLVAFZ7.
データシート
ADC12DJ5200-SEP
- 耐放射線特性：
- 吸収線量 (TID)：30krad (Si)
- シングル イベント ラッチアップ (SEL)：43MeV-cm2/mg
- シングル イベント アップセット(SEU)耐性レジスタ
- 宇宙用強化プラスチック (宇宙用 EP)：
- ASTM E595 アウトガス仕様に適合
- VID (Vendor Item Drawing) V62/22611
- 温度範囲：-55℃ ～ 125℃
- 単一の製造、アセンブリ、テスト施設
- ウェハー ロットをトレース可能
- 長期にわたる製品ライフ サイクル
- 長期にわたる製品変更通知
- ADC コア：
- 12 ビット分解能
- シングル チャネル モードで最大 10.4GSPS
- デュアル チャネル モードで最大 5.2GSPS
- 性能仕様：
- ノイズフロア (-20dBFS、VFS = 1VPP-DIFF)：
- デュアル チャネル モード：-151.8dBFS/Hz
- シングル チャネル モード：-154.4dBFS/Hz
- ENOB (デュアル チャネル、FIN = 2.4GHz)：8.6 ビット
- ノイズフロア (-20dBFS、VFS = 1VPP-DIFF)：
- バッファ付きアナログ入力、VCMI = 0V：
- アナログ入力帯域幅 (-3dB)：8GHz
- 使用可能な入力周波数範囲：> 10GHz
- フルスケール入力電圧 (VFS、デフォルト)：0.8VPP
- ノイズなしのアパーチャ遅延 (tAD) 調整：
- 高精度サンプリング制御：19fs ステップ
- 同期およびインターリーブ動作を簡素化
- 遅延は温度および電圧に対して不変
- 使いやすい同期機能：
- SYSREF タイミングの自動較正
- サンプル マーキング用タイム スタンプ
- JESD204C シリアル データ インターフェイス
- 最大レーン速度：17.16Gbps
- 64b/66b および 8b/10b エンコードのサポート
- 8b/10b モードは JESD204B 互換
- オプションのデジタル ダウン コンバータ (DDC)：
- 複雑なデシメーション4x (DES モードでは IBW = 0.2 * FS = 2.08GHz、デュアル チャネル モードではチャネルあたり 1.04GHz)、8x、16x、32x
- DDC ごとに 4 つの独立した 32 ビット NCO
- ピーク RF 入力電力 (差動)：+26.5dBm (+27.5dBFS、560x フルスケール電力)
- 「イコライゼーション用のプログラム可能な FIR フィルタ」を追加
- 消費電力：4W
- 電源：1.1V、1.9V
ADC12DJ5200-SEP デバイスは、RF サンプリング、ギガ サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。ADC12DJ5200-SEP はデュアル チャネル 5.2GSPS の ADC、またはシングル チャネル 10.4GSPS の ADC として構成できます。使用可能な入力周波数帯域が最高 10GHz であるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、多様な周波数に対応したシステムを実現できます。
ADC12DJ5200-SEP は、最大 17.16Gbps のライン速度をサポートする最大 16 個のシリアル化されたレーンを備えた、高速な JESD204C 出力インターフェイスを使っています。JESD204C subclass-1 により、決定論的レイテンシおよびマルチデバイス同期をサポートしています。JESD204C インターフェイスは、ライン速度とレーン数との間でトレードオフのバランスを取るように構成できます。8b/10b と 64b/66b の両方のデータ エンコードをサポートしています。64B/66B エンコードでは、前方エラー訂正 (FEC) によるビット エラー率の改善をサポートしています。このインターフェイスは、JESD204B レシーバと下位互換性があります。
ノイズなしのアパーチャ遅延調整や、SYSREF ウィンドウ処理などの革新的な同期機能により、マルチ チャネル アプリケーションのシステム設計を簡素化できます。オプションのデジタル ダウン コンバータ (DDC) を使用すると、ベースバンドへのデジタル変換を実行でき、またインターフェイス速度を低減できます。プログラム可能な FIR フィルタにより、オンチップのイコライゼーションが可能です。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | ADC12DJ5200-SEP 10.4GSPS シングル チャネルまたは 5.2GSPS デュアル チャネル、12 ビット、RF サンプリング A/D コンバータ (ADC) データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025年 5月 16日 |
| * | 放射線と信頼性レポート | ADC12DJ5200-SEP Production Flow and Reliability Report (Rev. A) | PDF | HTML | 2025年 3月 12日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
ADC12DJ5200RFEVM — ADC12DJ5200RF RF サンプリング、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS ADC の評価基板
ADC12DJ5200RF 評価モジュール (EVM) は、ADC12DJ5200RF ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、デュアル チャネル 5.2GSPS またはシングル チャネル 10.4GSPS ADC、ADC12DJ5200RF を実装しており、ファミリのすべての分解能およびサンプルレートのデバイスを評価できます。
シミュレーション・モデル
ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)
SLVMD65A.ZIP (49879 KB) - IBIS-AMI Model
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リファレンス・デザイン
TIDA-010274 — 宇宙グレードのディスクリート RF サンプリング トランシーバのリファレンス デザイン
このリファレンス デザインは、10GSPS のデュアル D/A コンバータと、5GSPS のデュアル A/D コンバータを搭載しているほか、X バンドまでの各帯域をサポートする RF インターフェイスに複数のアクティブ バランを採用しています。このデザインには、宇宙グレードのクロック処理ドーター カードと、宇宙グレードの電源ソリューション ドーター カードも付属しています。
設計ガイド: PDF
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (ALR) | 144 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。