データシート
LMKDB1102
- LP-HCSL クロック バッファおよびクロック マルチプレクサ (以下に対応)：
- PCIe Gen 1～Gen 7
- CC (共通クロック) および IR (独立リファレンス) PCIe アーキテクチャ
- SSC あり / なしの入力クロック
- DB2000QL 準拠：
- すべてのデバイスが DB2000QL 仕様に適合
- LMKDB1120 は、DB2000QL とピン互換
- 非常に小さい追加ジッタ：
- 156.25MHz 時の 12kHz～20MHz に対する RMS 追加ジッタ：31fs 以下
- PCIe Gen 4 の追加ジッタ：13fs 以下
- PCIe Gen 5 の追加ジッタ：5fs 以下
- PCIe Gen 6 の追加ジッタ：3fs 以下
- PCIe Gen 7 の追加ジッタ：2.1fs 以下
- フェイルセーフ入力
- フェイルセーフ出力 (LMKDB1120FS、LMKDB1108FS、LMKDB1104FS のみ)
- 柔軟な電源投入シーケンス
- 自動出力ディスエーブル
- 個別出力イネーブル
- SBI (サイドバンド インターフェイス) による高速出力のイネーブル / ディセーブル
- LOS (信号損失) 入力検出
- 出力インピーダンス：85Ωまたは 100Ω
- 電源：1.8V/3.3V±10%
- 周囲温度範囲：-40℃～105℃
LMKDB デバイスは、PCIe Gen 1 から Gen 7 に対応し、DB2000QL に準拠した、極めて低ジッタの LP-HCSL バッファ ファミリです。このデバイスは、柔軟なパワーアップ シーケンス、フェイルセーフ入力、フェイルセーフ出力、各出力における個別の有効/無効ピン、入力信号ロス (LOS) 検出および自動出力無効化機能、さらに優れた電源ノイズ除去性能を備えています。
1.8V と 3.3V の両方の電源電圧に対応しています。LMKDB1120 の場合、1.8V 電源を使用すると、3.3V に比べて 250mW の電力を節減できます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMKDB11xx PCIe 第 1 世代〜第 7 世代対応 超低ジッタ LP-HCSL クロックバッファ ファミリ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2025年 10月 7日 |
| アプリケーション概要 | Mitigating FLEXIO Use Case Risks as Clock Pins Using LMKDB11xxFS Fail-safe Output Clock Buffers | PDF | HTML | 2025年 9月 26日 | |||
| ユーザー・ガイド | RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. | PDF | HTML | 2024年 7月 18日 | |||
| EVM ユーザー ガイド (英語) | LMKDB1x02 Evaluation Module User's Guide | PDF | HTML | 2024年 6月 26日 | |||
| 証明書 | LMKDB1102EVM EU Declaration of Conformity (DoC) | 2024年 6月 13日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
LMKDB1102EVM — LMKDB1102 評価基板
LMKDB1102 評価基板 (EVM) は、PCIe Gen 1 ～ Gen 6 をサポートする LP-HCSL バッファである LMKDB1102 を評価するセットアップの迅速化に役立つ設計を採用しています。プリント基板 (PCB) は複数のジャンパを搭載しており、LMKDB1102 のユーザー プログラミング (設定) とセットアップを実行できます。この評価基板 (EVM) を使用すると、LMKDB1102 デバイスの準拠試験、システムのプロトタイプ製作、性能評価を実施するためのフレキシビリティを確保できます。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (REY) | 20 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。