CDCE6214
- 通过 RMS 抖动和杂散(12kHz – 20MHz,Fout > 100MHz)可将高性能、低功耗分数 N PLL 配置如下:
- 整数模式:
- 差分输出:典型值 (typ.) 为 350fs,最大 (max) 为 600fs
- LVCMOS 输出:1.05ps 典型值,1.5ps 最大值
- 分数模式:
- 差分输出:1.7ps 典型值,2.1ps 最大值
- LVCMOS 输出:2.0ps 典型值,4.0ps 最大值
- 整数模式:
- 支持有 SSC 的 PCIe Gen1/2/3/4 和无 SSC 的 Gen 1/2/3/4/5/6
- 典型功耗:4 输出通道为 65mA,单输出通道为 23mA。
- 通用时钟输入
- 差分交流耦合或 LVCMOS:10MHz 至 200MHz
- 晶振:10MHz 至 50MHz
- 灵活的输出时钟分配
- 4 通道分频器:多达五个独特输出频率,范围为 24kHz 至 328.125MHz
- OUT0 – OUT4 引脚具有类似 LVDS、LP-HCSL 或 LVCMOS 输出
- 无毛刺输出分频器切换和输出通道同步
- 通过 GPIO 和寄存器实现独立输出使能端
- 频率裕量选项
- DCO 模式:频率递增/递减,步长为10ppb 或更小
- 完全集成的可配置环路带宽:100kHz 至 1.6MHz
- 单电源或混合电源可进行电平转换:1.8V、2.5V、3.3V
- 可配置的 GPIO 和灵活的配置选项
- 兼容 I2C 的接口:频率高达 400kHz
- 具有两个页面和外部选择引脚的集成 EEPROM。可现场编程。
- 支持 100Ω 系统
- 电磁辐射低
- 小尺寸:24 引脚 VQFN (4 mm × 4 mm)
CDCE6214 是一款 四通道、超低功耗、中级抖动时钟发生器,可生成五个在各种驱动器模式之间可选的独立时钟输出。输入源可以是单端或差分输入时钟源,也可以是晶体。CDCE6214 具有一个分数 N PLL,可在任何输入频率下合成不相关的基础频率。可通过 I2C 接口对 CDCE6214 进行配置。无串行接口时,可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。
只能在回退模式下通过 I2C 接口配置 CDCE6214。无串行接口时,可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。
片上 EEPROM 可用于更改配置,通过引脚可预选配置。该器件提供具有无干扰操作的频率裕量选项,以支持系统设计验证测试 (DVT) 和以太网音频/视频桥接 (eAVB)。通过在 DCO 模式下控制分数反馈分频器,可在任何输出通道上提供精细的频率裕量。
内部电源调理功能提供出色的电源纹波抑制 (PSRR),降低了电源分配网络的成本和复杂性。模拟和数字内核块由 1.8V、2.5V 或 3.3V±5% 电源供电,输出块由 1.8V、2.5V 或 3.3V±5% 电源供电。
CDCE6214 采用小外形封装并具有超低功耗,可根据单个基准实现高性能时钟树。工厂和用户可编程的 EEPROM 特性使得 CDCE6214 成为一款低功耗、方便易用、瞬时启动的时钟器件。
您可能感兴趣的相似产品
功能与比较器件相同,但引脚排列有所不同
技术文档
类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | CDCE6214 具有一个 PLL、四个差分输出、两个输入和内部 EEPROM 的超低功耗时钟发生器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2025年 9月 29日 |
应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023年 11月 29日 | |
用户指南 | CDCE6214-Q1 Registers (Rev. B) | 2019年 11月 27日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
CDCE6214-Q1EVM — 4 路差分输出和 1 路 LVCMOS 输出时钟发生器评估模块
评估模块提供一个基于 USB 的接口,用于访问 I2C 总线以与 CDCE6214-Q1 进行通信。引脚控制模式可以将器件设置为特定的工作模式。
ACROVIEW-3P-AP6000 — AP6000 programmer support all TI programmable chips, including EP Product, Power ICs, and Gauge ICs
AP6000, launched by Acroview, is a universal programmer designed to support TI ICs across all series. Leveraging Acroview's highly skilled algorithm R&D engineering team, it delivers the fastest chip support speed in the industry.The AP6000 is capable of programming 8 chips simultaneously, and (...)
ACROVIEW-3P-AP8000 — AP8000 Universal Programming System, including all TI programmable chips.
AP8000 is a leading technology platform of Universal Programming developed by Acroview. We have an accomplished team of algorithm R&D engineers, to offer the fastest chip support software development service among the industry. The AP8000 can support the programming of 8 chips simultaneously. (...)
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
VQFN (RGE) | 24 | Ultra Librarian |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。