

CDCE6214 具有一个 PLL、四个差分输出、两个输入和内部 EEPROM 的超低功耗时钟发生器

1 特性

- 通过 RMS 抖动和杂散 (12kHz - 20MHz , $F_{out} > 100\text{MHz}$) 可将高性能、低功耗分数 N PLL 配置如下：
 - 整数模式：
 - 差分输出：典型值 (typ.) 为 350fs，最大 (max) 为 600fs
 - LVCMOS 输出：1.05ps 典型值，1.5ps 最大值
 - 分数模式：
 - 差分输出：1.7ps 典型值，2.1ps 最大值
 - LVCMOS 输出：2.0ps 典型值，4.0ps 最大值
- 支持有 SSC 的 PCIe Gen1/2/3/4 和无 SSC 的 Gen 1/2/3/4/5/6
- 典型功耗：4 输出通道为 65mA，单输出通道为 23mA。
- 通用时钟输入
 - 差分交流耦合或 LVCMOS：10MHz 至 200MHz
 - 晶振：10MHz 至 50MHz
- 灵活的输出时钟分配
 - 4 通道分频器：多达五个独特输出频率，范围为 24kHz 至 328.125MHz
 - OUT0 - OUT4 引脚具有类似 LVDS、LP-HCSL 或 LVCMOS 输出
 - 无毛刺输出分频器切换和输出通道同步
 - 通过 GPIO 和寄存器实现独立输出使能端
- 频率裕量选项
 - DCO 模式：频率递增/递减，步长为 10ppb 或更小
- 完全集成的可配置环路带宽：100kHz 至 1.6MHz
- 单电源或混合电源可进行电平转换：1.8V、2.5V、3.3V
- 可配置的 GPIO 和灵活的配置选项
 - 兼容 I²C 的接口：频率高达 400kHz
 - 具有两个页面和外部选择引脚的集成 EEPROM。可现场编程。
- 支持 100 Ω 系统
- 电磁辐射低
- 小尺寸：24 引脚 VQFN (4 mm × 4 mm)

2 应用

- PCIe 第 1 至 6 代时钟
- [数据中心和企业计算](#)
- [PC 和笔记本电脑](#)
- [企业机器 - 多功能打印机](#)
- [测试和测量 - 手持设备](#)

3 说明

CDCE6214 是一款 四通道、超低功耗、中级抖动时钟发生器，可生成五个在各种驱动器模式之间可选的独立时钟输出。输入源可以是单端或差分输入时钟源，也可以是晶体。CDCE6214 具有一个分数 N PLL，可在任何输入频率下合成不相关的基础频率。可通过 I²C 接口对 CDCE6214 进行配置。无串行接口时，可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。

只能在回退模式下通过 I²C 接口配置 CDCE6214。无串行接口时，可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。

片上 EEPROM 可用于更改配置，通过引脚可预选配置。该器件提供具有无干扰操作的频率裕量选项，以支持系统设计验证测试 (DVT) 和以太网音频/视频桥接 (eAVB)。通过在 DCO 模式下控制分数反馈分频器，可在任何输出通道上提供精细的频率裕量。

内部电源调理功能提供出色的电源纹波抑制 (PSRR)，降低了电源分配网络的成本和复杂性。模拟和数字内核块由 1.8V、2.5V 或 3.3V±5% 电源供电，输出块由 1.8V、2.5V 或 3.3V±5% 电源供电。


CDCE6214 采用小外形封装并具有超低功耗，可根据单个基准实现高性能时钟树。工厂和用户可编程的 EEPROM 特性使得 CDCE6214 成为一款低功耗、方便易用、瞬时启动的时钟器件。



表 3-1. 封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
CDCE6214	RGE (VQFN , 24)	4.00mm × 4.00mm

- (1) 有关更多信息，请参阅 节 11。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



应用示例 CDCE6214

内容

1 特性	1	5.25 典型特性.....	14
2 应用	1	6 参数测量信息	16
3 说明	1	6.1 基准输入.....	16
4 引脚配置和功能	4	6.2 输出.....	16
5 规格	7	6.3 串行接口.....	17
5.1 绝对最大额定值.....	7	6.4 PSNR 测试.....	17
5.2 ESD 等级.....	7	6.5 时钟连接和端接.....	18
5.3 建议运行条件.....	7	7 详细说明	19
5.4 热性能信息.....	7	7.1 概述.....	19
5.5 EEPROM 特性.....	8	7.2 功能方框图.....	19
5.6 基准输入，单端特性.....	8	7.3 特性说明.....	19
5.7 基准输入，差分特性.....	8	7.4 器件功能模式.....	33
5.8 基准输入，晶体模式特性.....	8	7.5 编程.....	34
5.9 通用输入特性.....	9	8 应用和实施	41
5.10 三电平输入特性.....	9	8.1 应用信息.....	41
5.11 逻辑输出特性.....	9	8.2 典型应用.....	42
5.12 锁相环特性.....	9	8.3 电源相关建议.....	43
5.13 闭环输出抖动特性.....	10	8.4 布局.....	44
5.14 输入和输出隔离.....	10	9 器件和文档支持	46
5.15 缓冲模式特性.....	10	9.1 器件支持.....	46
5.16 PCIe 展频发生器.....	11	9.2 文档支持.....	46
5.17 LVCMOS 输出特性.....	11	9.3 接收文档更新通知.....	46
5.18 LP-HCSL 输出特性.....	11	9.4 支持资源.....	46
5.19 LVDS 输出特性.....	12	9.5 商标.....	46
5.20 输出同步特性.....	12	9.6 静电放电警告.....	46
5.21 上电复位特性.....	13	9.7 术语表.....	46
5.22 与 I ² C 兼容的串行接口特性.....	13	10 修订历史记录	46
5.23 时序要求，与 I ² C 兼容的串行接口.....	13	11 机械、封装和可订购信息	47
5.24 电源特性.....	14		

4 引脚配置和功能




图 4-1. RGE 封装 24 引脚 VQFN 顶视图

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
POWER			
DAP	—	G	裸片连接焊盘 DAP 是一种电气连接，可提供散热路径。为了使器件具有适当的电气和热性能，DAP 必须连接到 PCB 接地平面。
VDD_REF	3	P	用于基准输入和数字的 1.8V、2.5V 或 3.3V 电源。
VDD_VCO	24	P	用于 PLL/VCO 的 1.8V、2.5V 或 3.3V 电源。
VDDO_12	16	P	用于 OUT1 和 OUT2 通道的 1.8V、2.5V 或 3.3V 电源
VDDO_34	15	P	用于 OUT0、OUT3 和 OUT4 通道的 1.8V、2.5V 或 3.3V 电源
输入块			
HW_SW_CTRL	23	I、RpUPD	EEPROM 页面的手动选择引脚（三态）。弱上拉/下拉。RpU = 50kΩ。RpD = 50kΩ。
PRIREF_P	5	I	主基准时钟。接受差分或单端输入。输入引脚需要交流耦合电容器并在差分模式下进行内部偏置。对于 LVCMOS，必须在 PRIREF_P 上提供输入，并且必须将非驱动输入引脚下拉至接地。在单端模式下会禁用差分模式的内部偏置。
PRIREF_N	6	I	
REFSEL	4	I、RpUPD	基准输入的手动选择引脚（三态）。弱上拉/下拉。RpU = 50kΩ。RpD = 50kΩ。
SECREP_P	1	I	辅助外部时钟。接受差分或单端输入或 XTAL。输入引脚需要交流耦合电容器并在差分模式下进行内部偏置。对于 XTAL 输入，在 SECREP_P 和 SECREP_N 引脚之间连接晶体。SECREP_P 为 XOUT，SECREP_N 为 XIN。该器件不需要在 XOUT 上连接任何功率限制电阻器。对于 LVCMOS 输入，必须在 SECREP_P 上提供输入，并且必须将非驱动输入引脚下拉至接地。在单端和 XTAL 模式下会禁用差分模式的内部偏置。
SECREP_N	2	I	
输出块			
OUT0	7	O	LVCMOS 输出 0。基准输入可旁路到该输出中。所有 LVCMOS 输出上均可配置输出压摆率。
OUT1_P	22	O	类似 LVDS/LP-HCSL/LVCMOS 输出对 1。具有类似 LVDS/LP-HCSL 或 2 个 LVCMOS 输出的可编程驱动器。
OUT1_N	21	O	
OUT2_P	18	O	类似 LVDS/LP-HCSL 输出对 2。具有类似 LVDS/LP-HCSL 输出的可编程驱动器。
OUT2_N	17	O	
OUT3_P	14	O	类似 LVDS/LP-HCSL 输出对 3。具有类似 LVDS/LP-HCSL 输出的可编程驱动器。
OUT3_N	13	O	
OUT4_P	10	O	类似 LVDS/LP-HCSL/LVCMOS 输出对 4。具有类似 LVDS/LP-HCSL 或 2 个 LVCMOS 输出的可编程驱动器。
OUT4_N	9	O	
数字控制/接口			
GPIO1	20	I/O	状态输出或 GPIO1 输入。
GPIO4	11	I/O	状态输出或 GPIO4 输入。
PDN	8	I、RpU	器件断电/复位（低电平有效）或 SYNCN。弱上拉电阻器。RpU = 50kΩ。在输出模式下禁用上拉电阻器。
SDA/GPIO2	19	I/O	I ² C 串行数据（双向，开漏）或 GPIO2 输入。在 I ² C 模式下需要一个连接到 VDD_REF 的外部上拉电阻器。I ² C 地址从片上 EEPROM 初始化。失效防护输入。
SCL/GPIO3	12	I	I ² C 串行时钟或 GPIO3 输入。在 I ² C 模式下需要一个连接到 VDD_REF 的外部上拉电阻器。失效防护输入。

- (1) 类型：
- G = 接地

- P = 电源
- I = 输入
- I/O = 输入/输出
- O = 输出
- I、RPUPD = 带阻性上拉和下拉的输入
- I、RPU = 带阻性上拉的输入
- I/O、RPU = 带阻性上拉的输入/输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
VDD_REF、VDD_VCO、VDDO_12、VDDO_34	电源电压	-0.3	3.63	V
PRIREF_P、PRIREF_N、SECREP_P、SECREP_N	输入电压	-0.3	VDD_REF + 0.3	V
GPIO1、SDA/GPIO2、SCL/GPIO3、GPIO4、REFSEL、HW_SW_CTRL、PDN	输入电压	-0.3	VDD_REF + 0.3	V
OUT0、OUT1_P、OUT1_N、OUT2_P、OUT2_N、OUT3_P、OUT3_N、OUT4_P、OUT4_N ⁽²⁾	输出电压	-0.3	VDDO_X ⁽²⁾ + 0.3	V
T _J	结温		125	°C
T _{stg}	贮存温度	-65	150	°C

- (1) 在绝对最大额定值范围外运行可能对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) VDDO_X 指特定输出通道的输出电源，其中 X 表示通道索引。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	750	V

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
VDD_VCO	内核电源电压	1.71	1.8、2.5、3.3	3.465	V
VDDO_12、VDDO_34	输出电源电压	1.71	1.8、2.5、3.3	3.465	V
VDD_REF	基准电源电压	1.71	1.8、2.5、3.3	3.465	V
T _A	环境温度	-40		105	°C
T _J	结温	-40		125	°C
T _{LOCK}	在温度范围内的连续锁定 (无 VCO 校准)			145	°C
t _{RAMP}	最大电源电压斜坡时间 ⁽¹⁾	0.1		30	ms

- (1) VDD 引脚必须在电源斜坡时间内单调达到其最终值的 95%。为了进行此评估，所有 VDD 引脚都连接在一起。对于非单调或较慢的电源斜坡，建议下拉 PDN 引脚，直到 VDD 引脚达到其最终值的 95%。PDN 引脚有一个 50kΩ 上拉电阻器。当无法主动控制 PDN 引脚时，TI 建议在 PDN 引脚上添加一个连接到 GND 的电容器以延迟复位释放。

5.4 热性能信息

热指标 ⁽¹⁾		CDCE6214Q1 TM	单位
		RGE (VQFN)	
		24 引脚	
R _{θJA}	结至环境热阻	32.5	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	32.5	°C/W
R _{θJB}	结至电路板热阻	12.2	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	2.0	°C/W

热指标 ⁽¹⁾		CDCE6214Q1 TM	单位
		RGE (VQFN)	
		24 引脚	
ψ_{JT}	结至顶部特征参数	0.4	°C/W
ψ_{JB}	结至电路板特征参数	12.2	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 EEPROM 特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
nEEcyc	EEPROM 编程周期	每个字			周期
tEEret	EEPROM 数据保留	10			年

5.6 基准输入，单端特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
f _{IN_Ref}	基准频率	10		200	MHz
V _{IH}	输入高电压	0.8 × VDD_REF			V
V _{IL}	输入低电压			0.2 × VDD_REF	V
dV _{IN} /dT	输入压摆率	20% - 80%			V/ns
IDC	输入占空比	40		60	%
I _{IN_LEAKAGE}	输入漏电流	-100		100	μA
C _{IN_REF}	输入电容	25°C 时		5	pF

5.7 基准输入，差分特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
f _{IN_Ref}	基准频率	10		200	MHz
V _{IN_DIFF}	差分输入电压摆幅，峰峰值	VDD_REF = 2.5V/3.3V		1.6	V
V _{IN_DIFF}	差分输入电压摆幅，峰峰值	VDD_REF = 1.8V		1.0	V
dV _{IN} /dT	输入压摆率	20% - 80%			V/ns
IDC	输入占空比	40		60	%
I _{IN_LEAKAGE}	输入漏电流	-100		100	μA
C _{IN_REF}	输入电容	25°C 时	5		pF

5.8 基准输入，晶体模式特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C⁽¹⁾

参数	测试条件	最小值	典型值	最大值	单位
f _{IN_Xtal}	晶振频率	基本模式		50	MHz
Z _{ESR}	晶体等效串联电阻	f _{XTAL} = 10MHz 至 16MHz		60	Ω
Z _{ESR}	晶体等效串联电阻	f _{XTAL} = 16MHz 至 30MHz		50	Ω
Z _{ESR}	晶体等效串联电阻	f _{XTAL} = 30MHz 至 50MHz		30	Ω
C _L	晶振负载电容	使用片上负载电容。内含支持的晶体	5	12.8	pF
P _{XTAL}	晶体耐受驱动功率	支持的晶体最高耐受		200	μW

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
C _{XIN_LOAD}	片上负载电容	可以典型的 200fF 阶跃进行编程	3		9.1	pF

(1) 有关配置 XTAL 输入的详细应用报告，请参阅 [SNAA331：带晶体输入的 CDCI6214 和 CDCE6214-Q1 设计](#)。

5.9 通用输入特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
V _{IH}	输入高电压		0.8 × VDD_REF			V
V _{IL}	输入低电压		0.2 × VDD_REF			V
I _{IH}	输入高电平电流	V _{IH} = VDD_REF、GPIO[1:4]、PDN	-5		5	μA
I _{IL}	输入低电平电流	V _{IL} = GND、GPIO[2:3]	-5		5	μA
I _{LI}	输入低电平电流	V _{IL} = GND、GPIO[1]、GPIO[4]、PDN	-100		100	μA
dV _{IN} /dT	输入压摆率	20% - 80%	0.5			V/ns
T _{PULSE_WIDTH}	正常操作的脉冲宽度		10			ns
R _{PU}	上拉电阻	引脚 PDN、GPIO[1]、GPIO[4]	30	55	80	kΩ
C _{IN}	引脚电容				10	pF

5.10 三电平输入特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
V _{IH}	输入高电压		0.8 × VDD_REF			V
V _{IM}	输入中电压	悬空引脚	0.41 × VDD_REF	0.5 × VDD_REF	0.58 × VDD_REF	V
V _{IL}	输入低电压		0.2 × VDD_REF			V
I _{IH}	输入高电平电流	V _{IH} = VDD_REF	20	50	100	μA
I _{IL}	输入低电平电流	V _{IL} = GND	-100	-50	-20	μA

5.11 逻辑输出特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
VOH	输出高电压	0.8 × VDD_REF			V
VOL	输出低电压			0.2 × VDD_REF	V

5.12 锁相环特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
f _{PDF}	相位检测器频率	整数和分数 PLL 模式	1		100	MHz
f _{VCO}	压控振荡器频率		2335		2625	MHz
f _{BW}	可配置闭环 PLL 带宽	REF = 25MHz	100		1600	kHz
K _{VCO}	压控振荡器增益	f _{VCO} = 2.4GHz		140		MHz/V
K _{VCO}	压控振荡器增益	f _{VCO} = 2.5GHz		175		MHz/V
Δ T _{CL}	连续锁定的容许温漂 ⁽¹⁾	dT/dt ≤ 20K/分钟			145	°C

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
f _{MAX-ERROR}	分数 N PLL 的最大频率误差			0.1	ppm

- (1) 连续锁定的最大允许温漂：在校准片上 VCO 且 PLL 在整个温漂期间保持锁定时，温度可以从先前值向任一方向漂移多远。内部 VCO 校准发生在：器件启动时、使用 RESET 引脚重置器件时以及寄存器位更改时。这意味着该器件在整个频率范围内工作，但如果温漂超过“连续锁定的最大允许温漂”，则需要使用相应的寄存器位重新校准 VCO，以核实 PLL 是否保持锁定状态。无论器件最初校准的温度是多少，温度都不会漂移到 -40°C 至 105°C 的环境温度范围之外。

5.13 闭环输出抖动特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
t _{RJ_CL}	RMS 相位抖动	12kHz 至 20MHz 范围内带杂散的 RMS 抖动，输入晶体 = 25MHz，差分 OUTx > 100MHz，整数 PLL	350	600	fs
t _{RJ_CL}	RMS 相位抖动 ⁽¹⁾	12kHz 至 20MHz 范围内带杂散的 RMS 抖动，输入晶体 = 25MHz，差分 OUTx > 100MHz，分数 PLL	1600	2100	fs
t _{RJ_CL, PCIE}	RMS 相位抖动	应用 PCIe 第 3 代滤波器，XIN = 晶体 25MHz、OUTx = 100MHz，带或不带 SSC、LP-HCSL 或 LVDS 输出的分数 N PLL	475	1000	fs

- (1) F_{IN} = 25MHz，F_{OUT} = 161.1328MHz，F_{PFD} = 25MHz，RMS 噪声 = 1.83ps。F_{IN} = 25MHz，F_{OUT} = 161.1328MHz，F_{PFD} = 50MHz，RMS 噪声 = 1.33ps。F_{IN} = 25MHz，F_{OUT} = 148.5MHz，F_{PFD} = 25MHz，RMS 噪声 = 1.74ps。F_{IN} = 25MHz，F_{OUT} = 148.5MHz，F_{PFD} = 50MHz，RMS 噪声 = 1.43ps。F_{IN} = 25MHz，F_{OUT} = 148.3516MHz，F_{PFD} = 25MHz，RMS 噪声 = 1.6ps。F_{IN} = 25MHz，F_{OUT} = 148.3516MHz，F_{PFD} = 50MHz，RMS 噪声 = 1.5ps。F_{IN} = 25MHz，F_{OUT} = 106.5MHz，F_{PFD} = 25MHz，RMS 噪声 = 0.8ps。F_{IN} = 25MHz，F_{OUT} = 106.5MHz，F_{PFD} = 50MHz，RMS 噪声 = 1.3ps。

5.14 输入和输出隔离

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
P _{ISOLATION}	基准输入隔离	基准输入之间的串扰，PRIREF = 27MHz LVCMOS，SECREP = 25MHz XTAL	-64		dB
P _{ISOLATION}	基准输入隔离	基准输入之间的串扰，PRIREF = 100MHz LVDS，SECREP = 25MHz LVCMOS	-72		dB
P _{ISOLATION}	时钟输出隔离	时钟输出之间的串扰，OUT1 = 100MHz LP-HCSL，OUT2 = 156.25MHz LVDS，PFD = 25MHz，整数 PLL	-65		dB
P _{ISOLATION}	时钟输出隔离	时钟输出之间的串扰，OUT1 = 156.25MHz LVDS，OUT0 = 25MHz LVCMOS	-42		dB

5.15 缓冲模式特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
t _{RJ_ADD}	附加 RMS 相位抖动，系统级	int. 范围为 10kHz 至 20MHz，REF = HCSL 100MHz，0.5V/ns，OUTx = 100MHz LP-HCSL		350	fs
t _{PROP, LVCMOS}	输入至输出传播延迟	REF = LVCMOS 25MHz，OUTx = 25MHz LVCMOS	1		ns
t _{PROP, Differential}	输入至输出传播延迟 ⁽¹⁾	REF = AC-LVDS 100MHz，OUTx = 100MHz。在 OUT0 上测得	2.3		ns

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
t _{PROP-VARIATION}	ZDB 模式下的输入到输出延迟变化 ZDB 模式，LVCMOS 输入 = LVCMOS 输出 = 25MHz，PLL 带宽 = 300kHz 至 900kHz (整个温度范围内)	-400		400	ps

(1) OUT1/OUT4 和 OUT2/OUT3 是成对匹配的。OUT1/OUT4 具有 LVCMOS 缓冲器，而 OUT2/OUT3 没有 LVCMOS 缓冲器。OUT1/OUT4 和 OUT2/OUT3 之间存在额外的 150ps - 250ps 偏斜。

5.16 PCIe 展频发生器

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
f _{SSC-RATE}	SSC 调制速率	OUTx = 100MHz	30	31.5	33	kHz
P _{AMPL-RED}	SSC 振幅降低	OUTx = 100MHz, -0.25% 向下展频	6.8			dB
P _{AMPL-RED}	SSC 振幅降低	OUTx = 100MHz, -0.50% 向下展频	9.9			dB
f _{SSC-STEP}	向下和中心展频 SSC 阶跃大小	OUTx = 100MHz	0.25			%
t _{SSC_FREQ_DEVIATION}	向下展频最小/最大偏差	OUTx = 100MHz。F _{PF} D = 25MHz、50MHz、100MHz	-0.5	0		%
t _{SSC_FREQ_DEVIATION}	中心展频最小/最大偏差	OUTx = 100MHz。F _{PF} D = 25MHz、50MHz、100MHz	-0.5	0.5		%

5.17 LVCMOS 输出特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
f _{O_LVCMOS}	输出频率	2pF 至 GND，正常模式	0.024		200	MHz
V _{OH_LVCMOS}	输出高电压	I _{OH} = 1mA，VDDO_x 为对应的电源电压。	0.8 × VDDO_x			V
V _{OL_LVCMOS}	输出低电压	I _{OL} = 1mA，VDDO_x 为对应的电源电压。		0.2 × VDDO_x		V
I _{OH}	输出高电平电流	Vout = 0.8 × VDDO_x，VDDO_x = 1.8V	-6			mA
I _{OH}	输出高电平电流	Vout = 0.8 × VDDO_x，VDDO_x = 2.5V	-8.5			mA
I _{OH}	输出高电平电流	Vout = 0.8 × VDDO_x，VDDO_x = 3.3V	-11.2			mA
I _{OL}	输出低电平电流	Vout = 0.2 × VDDO_x，VDDO_x = 1.8V	6			mA
I _{OL}	输出低电平电流	Vout = 0.2 × VDDO_x，VDDO_x = 2.5V	8.5			mA
I _{OL}	输出低电平电流	Vout = 0.2 × VDDO_x，VDDO_x = 3.3V	11.2			mA
T _{RISE-FALL}	输出上升/下降时间	20/80%，C _L = 5pF，正常模式	300	500	700	ps
T _{RISE-FALL}	输出上升/下降时间	20/80%，C _L = 5pF，慢速模式，在 OUT0 上测量		1000		ps
T _{SKEW}	输出到输出偏斜 ⁽¹⁾	LVCMOS 到 LVCMOS 输出，相同的分频值		100		ps
T _{SKEW}	输出到输出偏斜 ⁽¹⁾	LVCMOS 到差分输出，相同的分频值		400		ps
ODC	输出占空比	不处于 PLL 旁路模式	45		55	%
R _{ON_LVCMOS}	输出阻抗	正常模式	45	60	75	Ω
R _{ON_LVCMOS}	输出阻抗	慢速模式	50	65	85	Ω

(1) OUT1/OUT4 和 OUT2/OUT3 是成对匹配的。OUT1/OUT4 具有 LVCMOS 缓冲器，而 OUT2/OUT3 没有 LVCMOS 缓冲器。OUT1/OUT4 在 T_{OUT-SKEW} 内匹配。OUT2/OUT3 在 T_{OUT-SKEW} 内匹配。

5.18 LP-HCSL 输出特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数		测试条件	最小值	典型值	最大值	单位
f _{O_HCSL}	输出频率		0.024		328.125	MHz
V _{OH}	输出高电压 ⁽³⁾		660		850	mV

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
V _{OL}	输出低电压	-150		150	mV
Z _{DIFF}	差分输出阻抗 ⁽³⁾	90	100	110	Ω
V _{CROSS}	绝对交叉点	250		550	mV
ΔV _{CROSS}	相对交叉点变化			140	mV
dV/dt	上升沿和下降沿的压摆率	1		4	V/ns
ΔdV/dt	压摆率匹配			20	%
V _{rb}	输出回铃电压	-100		100	mV
T _{stable}	回铃之前经过的时间	500			ps
ODC	输出占空比	45		55	%
T _{OUT-SKEW}	输出偏斜 ⁽²⁾		100		ps

(1) PCIe 测试负载压摆率

(2) OUT1/OUT4 和 OUT2/OUT3 是成对匹配的。OUT1/OUT4 具有 LVCMOS 缓冲器，而 OUT2/OUT3 没有 LVCMOS 缓冲器。OUT1/OUT4 在 T_{OUT-SKEW} 内匹配。OUT2/OUT3 在 T_{OUT-SKEW} 内匹配。OUT1/OUT4 和 OUT2/OUT3 之间存在额外的 150ps - 250ps 偏斜。

(3) 差分输出特性在出厂时进行了修整，修整设置存储在 EEPROM 中。参数在回退模式下无效。

5.19 LVDS 输出特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
f _{O_PRG_AC}	输出频率	0.024		328.125	MHz
V _{CM}	输出共模 ⁽¹⁾	1.025	1.2	1.375	V
V _{CM}	输出共模 ⁽¹⁾	0.85	0.95	1.05	V
V _{OD}	差分输出电压 ⁽¹⁾	0.25	0.30	0.45	V
V _{OD}	差分输出电压 ⁽¹⁾	0.22	0.30	0.45	V
t _{RF}	输出上升/下降时间	450	650	900	ps
ODC	输出占空比	45		55	%
T _{OUT-SKEW}	输出偏斜 ⁽²⁾		100		ps

(1) 输出共模电压和差分输出摆幅取决于寄存器设置 DIFFBUF_IBIAS_TRIM、LVDS_CMTRIM_DEC 和 LVDS_CMTRIM_INC。针对 DIFFBUF_IBIAS_TRIM = 6h、LVDS_CMTRIM_DEC = 0h 和 LVDS_CMTRIM_INC = 0h 定义参数。在直流条件下测试输出共模。

(2) OUT1/OUT4 和 OUT2/OUT3 是成对匹配的。OUT1/OUT4 具有 LVCMOS 缓冲器，而 OUT2/OUT3 没有 LVCMOS 缓冲器。OUT1/OUT4 在 T_{OUT-SKEW} 内匹配。OUT2/OUT3 在 T_{OUT-SKEW} 内匹配。OUT1/OUT4 和 OUT2/OUT3 之间存在额外的 150ps - 250ps 偏斜。

5.20 输出同步特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5%，T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
t _{SU_SYNC}	建立时间同步脉冲	3			ns
t _{H_SYNC}	保持时间同步脉冲			3	ns
t _{PWH_SYNC}	用于同步的高脉冲宽度	60			ns
t _{PWL_SYNC}	用于同步的低脉冲宽度	6			ns
t _{EN}	独立输出使能时间 ⁽¹⁾			4	nCK
t _{DIS}	独立输出禁用时间 ⁽¹⁾			4	nCK

(1) 相应输出通道的输出时钟周期。全局输出使能由数字逻辑处理，添加了额外的传播。

5.21 上电复位特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
V _{THRESHOLD}	POR 阈值电压 ⁽¹⁾	0.875		1.275	V
t _{STARTUP}	启动时间		9		ms
t _{VDD}	电源斜坡时间 ⁽²⁾	0.1		30	ms

- (1) POR 阈值电压是内部复位无效时的电源电压。阈值电压在内部通过 PDN 认证。
(2) VDD 引脚仅在电源斜坡时间内单调达到其最终值的 95%。参数由特性指定。为了进行此评估，所有 VDD 引脚都连接在一起。对于非单调或较慢的电源斜坡，建议下拉 PDN 引脚，直到 VDD 引脚达到其最终值的 95%。PDN 引脚有一个 50kΩ 上拉电阻器。当无法主动控制 PDN 引脚时，TI 建议在 PDN 引脚上添加一个连接到 GND 的电容器以延迟复位释放。

5.22 与 I²C 兼容的串行接口特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
V _{IH}	输入电压，逻辑高电平	0.7 × VDD_REF			V
V _{IL}	输入电压，逻辑低电平		0.3 × VDD_REF		V
I _{IH}	输入漏电流	VDD_REF ± 10%	-5	5	μA
V _{OL}	低电平输出电压	3mA 灌电流		0.4	V
C _{IN}	输入电容			10	pF
C _{OUT}	输出电容	每个引脚的最大总线电容		400	pF

5.23 时序要求，与 I²C 兼容的串行接口

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = 1.8V ± 5%、2.5V ± 5%、3.3V ± 5% , T_A = -40°C 至 105°C

参数	测试条件	最小值	典型值	最大值	单位
t _{PW_G}	所抑制干扰的脉冲宽度			50	ns
f _{SCL}	SCL 时钟频率	标准	100		kHz
f _{SCL}	SCL 时钟频率	快速模式	400		kHz
t _{SU_STA}	建立时间启动条件	在 SDA=V _{IL} 之前 SCL=V _{IH}	0.6		μs
t _{H_STA}	保持时间启动条件	在 SCL=V _{IL} 之后 SCL=V _{IL} ，在此之后，生成第一个时钟边沿。	0.6		μs
t _{SU_SDA}	建立时间数据	SDA 在 SCL=V _{IL} 、f _{SCL} =100kHz 之后有效	250		ns
t _{SU_SDA}	建立时间数据	SDA 在 SCL=V _{IL} 、f _{SCL} =400kHz 之后有效	100		ns
t _{H_SDA}	保持时间数据 ⁽¹⁾	SDA 在 SCL=V _{IH} 之前有效	0 ⁽²⁾	⁽³⁾	μs
t _{VD_SDA}	有效数据或确认时间	f _{SCL} =100kHz ⁽³⁾		3.45	μs
t _{VD_SDA}	有效数据或确认时间	f _{SCL} =400kHz ⁽²⁾		0.9	μs
t _{PWH_SCL}	脉冲宽度高电平，SCL	f _{SCL} =100kHz	4.0		μs
t _{PWH_SCL}	脉冲宽度高电平，SCL	f _{SCL} =400kHz	0.6		μs
t _{PWL_SCL}	脉冲宽度低电平，SCL	f _{SCL} =100kHz	4.7		μs
t _{PWL_SCL}	脉冲宽度低电平，SCL	f _{SCL} =400kHz	1.3		μs
t _{IR}	输入上升时间			300	ns
t _{IF}	输入下降时间			300	ns
t _{OF}	输出下降时间	10pF ≤ C _{OUT} ≤ 400pF		250	ns
t _{SU_STOP}	建立时间停止条件		0.6		μs
t _{BUS}	总线空闲时间	停止条件和启动条件之间的时间	1.3		μs

- (1) t_{H_SDA} 是从 SCL 下降沿开始测量的数据保持时间，适用于传输和确认中的数据。
(2) 器件必须在内部为 SDA 信号提供至少 300ns 的保持时间（相对于 SCL 信号的 V_{IH(min)}）以桥接未定义的 SCL 下降沿区域。

- (3) 对于标准模式和快速模式，最大 t_{H_SDA} 可以为 $3.45\mu s$ 和 $0.9\mu s$ ，但必须比 t_{VD_SDA} 的最大值小一个转换时间。仅当器件不延长 SCL 信号的低电平周期 (t_{PWL_SCL}) 时才必须满足该最大值。如果时钟延长了 SCL，则数据必须在 I²C 主器件释放时钟之前的设置时间内有效。


5.24 电源特性

VDD_VCO、VDDO_12、VDDO_34、VDD_REF = $1.8V \pm 5\%$ 、 $2.5V \pm 5\%$ 、 $3.3V \pm 5\%$ ， $T_A = -40^\circ C$ 至 $105^\circ C$

参数	测试条件	最小值	典型值	最大值	单位
I _{DD_REF}	VDD_REF 电源电流	25MHz XTAL，DBL 开启	8		mA
I _{DD_VCO}	VCO 和 PLL 电流	$f_{VCO} = 2400MHz$ ，PSA = PSB = 4，N 分频器 = 48	14		mA
I _{DD_OUT}	输出通道电流	IOD = 6，LP-HCSL，OUT3 和 OUT4 上 100MHz，OUT0 上 25MHz	22		mA
I _{DD_OUT}	输出通道电流	IOD = 6，LP-HCSL，OUT1 和 OUT2 上为 100MHz	17.5		mA
I _{DD_PDN}	关断电流	使用复位引脚/位	2.8	5	mA
I _{DD_TYP}	典型电流	4 个 100MHz LVDS 外壳，使用晶体输入和倍频器，SSC 关闭	50	70	mA
I _{DD_TYP}	典型电流	4 个 100MHz LP-HCSL 外壳，使用晶体输入和倍频器，SSC 关闭	65	90	mA
L _{PSNR}	电源噪声抑制	OUTx = 100MHz 差分，在 $f_{INJ} = 100kHz$ 的 VDDx 注入正弦波之上	-61		dB
L _{PSNR}	电源噪声抑制	OUTx = 100MHz 差分，在 $f_{INJ} = 1MHz$ 的 VDDx 注入正弦波之上	-57		dB


5.25 典型特性

在室温下测得




参考：晶体输入 来自 2.5GHz VCO 156.25MHz LVDS
25MHz 的闭环相位噪声

图 5-1. 156.25MHz LVDS 输出




参考：晶体输入 来自 2.4GHz VCO 100MHz LP-HCSL
25MHz 的闭环相位噪声

图 5-2. 100MHz LP-HCSL 输出



参考：晶体输入 来自 2.376GHz 148.5MHz LVDS
25MHz VCO 的闭环相位噪声

图 5-3. 148.5MHz LVDS 输出



参考：晶体输入 来自 2.4576GHz 24.576MHz
25MHz VCO 的闭环相位噪声 LVCMOS

图 5-4. 24.576MHz LVCMOS 输出




图 5-5. 所有电源 = 1.8V , VDD 斜坡时间 = 1ms




图 5-6. 所有电源 = 3.3V , VDD 斜坡时间 = 1ms




图 5-7. 所有电源 = 1.8V , VDD 斜坡时间 = 10ms




图 5-8. 所有电源 = 3.3V , VDD 斜坡时间 = 10ms

6 参数测量信息

6.1 基准输入




图 6-1. 差分交流耦合输入

6.2 输出




图 6-2. LVCMOS 输出测试配置




图 6-3. LVDS 输出测试配置，交流耦合




图 6-4. LP-HCSL 测试配置，直流耦合




图 6-5. LVDS 共模电压，直流耦合




图 6-6. 差分输出电压和上升/下降时间

6.3 串行接口




图 6-7. I²C 时序

6.4 PSNR 测试




图 6-8. PSNR 测试配置

6.5 时钟连接和端接

6.5.1 基准输入




图 6-9. 单端 LVCMOS 至基准




图 6-10. 差分输入至基准

6.5.2 输出





图 6-11. LVCMOS 输出



A. 将 100Ω 电阻器放置在靠近 DUT 的位置

图 6-12. LVDS 输出 - 直流耦合




图 6-13. LVDS 输出 - 交流耦合




图 6-14. LP-HCSL 输出

7 详细说明

7.1 概述

CDCE6214 时钟发生器是一款锁相环 (PLL)，具有集成压控振荡器 (VCO) 以及带可选输入基准的集成环路滤波器。输入基准支持 XTAL、差分 and 单端 LVCMOS 输入。该 PLL 具有一个分数 N PLL，其集成 VCO 范围为 2335MHz 至 2625MHz。该 VCO 的输出连接到时钟分配网络，该网络包括多个分频器和多路复用器。这些网络的输出连接到 (4) 个具有可配置差分 and 单端缓冲器的输出通道。有 (4) 个电源引脚，可独立配置为 1.8V/2.5V/3.3V。CDCE6214 只能在上电时在回退模式下使用 I²C 串行接口进行配置，或在上电时内置于 EEPROM。该器件通过 GPIO/I²C、内部/外部零延迟模式支持各种模式，例如数控振荡器 (DCO)。

7.2 功能方框图




图 7-1. CDCE6214 具有两个输入、一个分数 N PLL 和四个输出的时钟发生器

7.3 特性说明

以下各节介绍 CDCE6214 超低功耗时钟发生器的各个块。

7.3.1 基准块

PLL 的基准时钟被馈送到引脚 1 (SECREP_P) 和 2 (SECREP_N) 或引脚 5 (PRIREF_P) 和 6 (PRIREF_N)。有多个输入级来适应各种时钟基准。引脚 1 和 2 可用于跨时钟连接 XTAL，或提供外部单端 LVCMOS 时钟或差分时钟。可以通过寄存器编程来选择这些模式。选择差分模式时，会向引脚施加适当的偏置。在差分模式下，需要使用外部交流耦合电容器。当选择 XTAL 或 LVCMOS 模式时，偏置电路将断开。引脚 5 和 6 可用于提供外部单端 LVCMOS 时钟或差分时钟。

基准多路复用器选择 PLL 的基准时钟。通过设置 REFSEL 引脚 = L，可以选择 SECREP 输入，而通过设置 REFSEL 引脚 = H，可以选择 PRIREF 输入。或者，这可以通过寄存器设置进行配置。

表 7-1. 基准输入选择

寄存器位地址	寄存器位字段名称	值	说明
R2[1:0]	REFSEL_SW	0h 或 1h	通过引脚 4 (REFSEL) 控制输入基准多路复用器
	(默认值 : 0h)	2h	选择引脚 1/引脚 2 SECREP 输入。这与引脚 4 的状态无关。
		3h	选择引脚 5/引脚 6 PRIREF 输入。这与引脚 4 的状态无关。
R24[1:0]	IP_SECREP_BUF_SEL	0h	启用 XO。对 SECREP 引脚有效。
	(默认值 : 0h)	1h	启用 LVCMOS 缓冲器。对 SECREP 引脚有效。
		2h 或 3h	启用差分缓冲器。对 SECREP 引脚有效。
R24[15]	IP_PRIREF_BUF_SEL	0h	启用 LVCMOS 缓冲器。对 PRIREF 引脚有效。
	(默认值 : 0h)	1h	启用差分缓冲器。对 PRIREF 引脚有效。

可以使用基准分频器或时钟倍频器来进一步对 PLL 的基准时钟进行倍频 (2x) 或分频。IP_RDIV[7:0] 可用于设置分频器的值。将 IP_RDIV[7:0] 设置为 00h 可启用倍频器。

来自基准块的输出时钟可以旁路至 OUT0 和其他输出通道。可以在输入时钟或 PFD 时钟之间选择旁路时钟。请参阅表 7-9。

SECREP_P 和 SECREP_N 引脚提供晶体振荡器级来驱动 10MHz 至 50MHz 范围内的基本模式晶体。晶体输入级集成了高达 9pF 的可调负载电容器阵列，并可通过 R24[12:8] 进行编程。可通过 R24[5:2] 对振荡器的驱动能力进行编程。

LVCMOS 输入缓冲器阈值电压遵循 VDD_REF。该器件可用作电平转换器，因为输出具有单独的电源。

7.3.1.1 零延迟模式，内部和外部路径

CDCE6214 可以在零延迟模式下运行，并具有内部和外部反馈。在零延迟模式下，PRIREF 时钟用作 PFD 的基准时钟。SECREP 输入时钟可用于将外部源作为反馈时钟馈送给 PFD。建议使用外部反馈路径进行零延迟运行。此外，还有一条源自输出通道 2 的附加内部反馈路径。预计内部零延迟模式下的输入-输出传播延迟将高于零延迟模式下的输入-输出传播延迟。

表 7-2. 零延迟操作^{(1) (2) (3)}

运行	REFSEL	R2[1:0] - REFSEL_SW	R24[1:0] - IP_SECREP_BUF_SEL	R24[15] - IP_PRIREF_BUF_SEL	R0[8] - ZDM_EN	R0[10] - ZDM_CLOCKSEL	说明
正常运行，XTAL 输入	L	0h、1h 或 2h	0h	X	0h	0h	正常运行，XTAL 输入

表 7-2. 零延迟操作^{(1) (2) (3)} (续)

运行	REFSEL	R2[1:0] - REFSEL_SW	R24[1:0] - IP_SECREP_BUF_SEL	R24[15] - IP_PRIREF_BUF_SEL	R0[8] - ZDM_EN	R0[10] - ZDM_CLOCKSEL	说明
正常运行, 差分输入	L	0h、1h 或 2h	2h 或 3h	X	0h	0h	SECREP/差分输入
正常运行, 差分输入	H	0h、1h 或 3h	X	1h	0h	0h	PRIREF/差分输入
正常运行, LVCMOS 输入	L	0h、1h 或 2h	1h	X	0h	0h	SECREP/LVCMOS 输入
正常运行, LVCMOS 输入	H	0h、1h 或 3h	X	0h	0h	0h	PRIREF/LVCMOS 输入
外部零延迟模式, 差分输入	H	0h、1h 或 3h	2h 或 3h	1h	1h	1h	PRIREF 上的输入时钟, SECREP 上的反馈时钟
外部零延迟模式, LVCMOS 输入	H	0h、1h 或 3h	1h	0h	1h	1h	PRIREF 上的输入时钟, SECREP 上的反馈时钟
内部零延迟模式, 差分输入	H	0h、1h 或 3h	X	1h	1h	0h	PRIREF 上的输入时钟
内部零延迟模式, 差分输入	H	0h、1h 或 3h	X	0h	1h	0h	PRIREF 中的输入时钟

- (1) 在零延迟模式下, 应该对所有分频器进行编程, 以便 PLL 可以锁定。在零延迟模式下加电时, PLL 将自动锁定
- (2) 对于内部零延迟模式, 需要使用通道 2。通道 2 不应断电
- (3) "X" 允许采用任何可能的位字段值, 而不会对功能产生任何影响




图 7-2. LVCMOS 输出的外部零延迟模式下的输入/输出对齐

7.3.2 锁相环 (PLL)

CDCE6214 具有完全集成的锁相环 (PLL) 电路。在相位频率检测器中比较基准相位和内部反馈相位之间的误差。比较结果被馈送到连接至集成环路滤波器的电荷泵。环路滤波器产生的控制电压可调节内部压控振荡器 (VCO)。VCO 的频率通过反馈分频器 (N 计数器) 反馈回至 PFD。

- 整数和分数 N PLL 工作模式。

- 分数模式下的一阶、二阶或三阶 MASH 操作。
- 24 位分子和分母可用于生成频率精度为 0ppb 的分数频率。
- PFD 的工作频率介于 1MHz 和 100MHz 之间。
- 活动锁定检测器 (R7[0] 或 GPIO 中的 PLL_LOCK) 提供 PLL 锁定状态 (在分数模式下和 SSC 启用时, 必须加宽锁定检测窗口。R50[10:8] = 7h)。此外, 粘性位锁定检测 (R7[1]) 可检测是否存在任何暂时的锁定丢失。
- 集成可选环路滤波器元件。
- 对于 25MHz PFD 频率, 可以实现介于 100kHz 和 1.6MHz 之间的 PFD 带宽, 以优化 PLL 至输入基准。
- 压控振荡器 (VCO) 的范围为 2335MHz 至 2615MHz。
- 支持 0.25% 和 0.5% 中心和向下展频时钟 (SSC) 生成。此外, VCO 还支持 100MHz 时高达 0.5% 的 SSC 基准, 用于 PCIe 时钟。

表 7-3. 通用时钟发生器环路滤波器设置

f_{VCO} (以 MHz 为单位)	f_{PFD} (以 MHz 为单位)	带宽 (以 MHz 为单位)	相位裕度 (以 ° 为单位)	阻尼因子	I_{CP} (以 mA 为单位)	C_{Pcap} (以 pF 为单位)	R_{Res} (以 kΩ 为单位)	C_{Zcap} (以 pF 为单位)
2400	25	0.469	70	0.5	0.60	16.1	2.5	580
2400	50	0.938	70	2	0.60	8.2	2.5	276
2400	100	1.60	70	0.5	0.80	8.2	2.5	303
2457.6	61.44	1.04	70	1.15	0.60	9.2	2.0	331
2500	25	0.49	70	0.4	0.60	13.5	2.5	497
2500	50	0.93	70	1.0	0.60	11.7	2.5	386
2400	50	400	65	0.1	0.40	11.7	1.5	636

表 7-4. 通用 PLL 分频器设置 (1)

输入频率 (以 MHz 为单位)	f_{PFD} (以 MHz 为单位)	输出频率 (以 MHz 为单位)	f_{VCO}	N 计数器分频器值	分子	分母	PSA	输出分频器
25	50	100	2400	48	不适用	不适用	4	6
25	25	100	2400	96	不适用	不适用	4	6
25	50	156.25	2500	50	不适用	不适用	4	4
25	25	25	2400	96	不适用	不适用	4	24
25	25	24.576	2457.6	98	5071614	16682942	4	25
25	25	148.5	2376	95	664983	16624579	4	4

(1) 分数模式设置基于 0.1ppm 的 DCO 模式阶跃大小

7.3.2.1 PLL 配置和分频器设置

$$f_{PFD} = F_{in} / F_{factor} \quad (1)$$

F_{factor} 由 R25[7:0] - ip_ref_div 决定。当 ip_ref_div = 0 时, $F_{factor} = 0.5$, 否则 $F_{factor} = ip_ref_div$ 。

$$f_{VCO} = f_{PFD} \times (N + Num/Den). \quad (2)$$

N 由 R30[14:0] - PLL_NDIV 设置。Num 是分数的分子, 由 {R32[7:0], R31[15:0]} 设置。Den 是分数的分母, 由 R34[7:0], R33[15:0] 设置。当 {R34[7:0], R33[15:0]} = 0 时, $Den = 2^{24}$ 。

Σ-Δ 调制器支持不同阶数的 MASH 来对量化噪声进行整形。对于整数模式, R27[1:0] 设置为 0h。对于分数模式, 对于一阶、二阶和三阶, R27[1:0] 可分别设置为 1h、2h 或 3h。

在整数模式下, 通过设置 R51[6] = 1h 将 PLL 设置为单端 PFD 配置。在分数模式下, 必须通过设置 R51[6] = 0h 将 PLL 设置为差分 PFD 配置。此外, R51[10] 在分数模式下设置为 1h, 在整数模式下设置为 0h。

7.3.2.2 扩频时钟

来自矩形时钟信号的谐波能量可以分布在一定的频率范围内。该频率偏差使谐波的平均振幅降低。当接收器支持该工作模式时，这有助于减轻系统中的电磁干扰 (EMI) 挑战。调制形状为三角形。

SSC 时钟是通过分数 N PLL 生成的。启用 SSC 后，SSC 时钟在所有源自 PLL 的时钟上可用。OUT1 - OUT4 引脚上提供基准时钟或 PFD 时钟。

支持向下展频和中心展频。支持以下模式。

- PFD 频率：25MHz 或 50MHz。
- 向下展频：- 0.25% 和 $\pm 0.5\%$
- 中心展频： $\pm 0.25\%$ 和 $\pm 0.5\%$

预配置的设置可用于选择其中的任何一个组合。

使用这些预先配置的设置，可合成 31.5kHz 的 f_{MOD} 以生成 100MHz 输出时钟。




图 7-3. 展频时钟

表 7-5. 展频设置 (1) (2)

R41[15] - SSC_EN	R42[5] - SSC_TYPE	R42[3:1] - SSC_SEL	说明
0h	X	X	输出端无 SSC 调制
1h	0h	X	向下展频 SSC 调制。SSC 展频由 ssc_sel 决定
1h	1h	X	中心展频 SSC 调制。SSC 展频由 ssc_sel 决定
1h	X	0h	25MHz PFD，中心展频为 $\pm 0.25\%$ ，向下展频为 -0.25% 。
1h	X	1h	25MHz PFD，中心展频为 $\pm 0.50\%$ ，向下展频为 -0.50% 。

表 7-5. 展频设置 ⁽¹⁾ ⁽²⁾ (续)

R41[15] - SSC_EN	R42[5] - SSC_TYPE	R42[3:1] - SSC_SEL	说明
1h	X	2h	50MHz PFD, 中心展频为 +/- 0.25%, 向下展频为 -0.25%。
1h	X	3h	50MHz PFD, 中心展频为 +/- 0.50%, 向下展频为 -0.50%。
1h	X	4h-7h	请勿使用

(1) “X” 表示该位字段可以取任意值

(2) 有关任何其他 SSC 展频和调制速率, 请联系 TI 代表。




图 7-4. 100MHz, 带 - 0.25% 向下展频, 有跟踪和无跟踪




图 7-5. 100MHz，带 $\pm 0.25\%$ 中心展频，有跟踪和无跟踪




图 7-6. 100MHz，带 -0.5% 向下展频，有跟踪和无跟踪




图 7-7. 100MHz，带 ±0.5% 中心展频，有跟踪和无跟踪

表 7-6. PCI Express 合规性测量

编号	分级	数据速率	架构	测量的 PNA 方法	测量的示波器方法	规格限制	结果
1	Gen4	16Gb/s	CC	195fs	260fs	500fs	通过
2	Gen4	16Gb/s	SRIS	-	490fs	500fs	通过
3	Gen5	32Gb/s	CC	87fs	111fs	150fs	通过
4	Gen5	32Gb/s	SRIS	-	157fs	*	*

7.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式

在该模式下，输出时钟频率可以按固定频率阶跃递增或递减。频率阶跃大小由寄存器 R43[15:0] 决定。会向 Σ - Δ 调制器的分子添加该值或从中减去该值。FREQ_INC 信号的每个上升沿都会增加输出频率，而 FREQ_DEC 信号的每个上升沿都会降低输出频率。有两种方法可以触发递增或递减：

- 适当配置 GPIO 并通过外部微控制器或 ASIC 发送 FREQ_INC 或 FREQ_DEC 信号。
- 使用通过串行接口控制的寄存器位字段。

表 7-7. 频率递增或递减功能的寄存器设置

寄存器位地址	寄存器位字段名称	说明
R3[3]	FREQ_INC_DEC_EN	启用/禁用 DCO 模式
R3[4]	FREQ_INC_DEC_REG_MODE	通过 GPIO 或串行接口选择 DCO 触发器。
R3[6:5]	FREQ_DEC_REG、FREQ_INC_REG	通过串行接口生成 FREQ_INC 或 FREQ_DEC 信号
R43[15:0]	FREQ_INC_DEC_DELTA	频率递增或递减阶跃大小

表 7-8. DCO 模式下计算分频器设置

参数	值 (示例)	说明
输入 PFD 频率 (F_{PFD})	25MHz	根据 F_{PFD} 进行设置。
预期 VCO 频率 (F_{VCO})	2457.6MHz	f_{VCO} 设置在 2335MHz 至 2625MHz 的工作 VCO 范围内。选择 F_{VCO} ，使 PSA/PSB/输出分频器为整数。
预期输出频率 (F_{OUT})	24.576MHz	$PSA = 4$ ， $IOD = 25$ 。 $F_{VCO} = PSA \times IOD \times F_{OUT}$ 。
预期阶跃大小 (以 ppm 为单位) (F_{step})	0.1	FREQ_INC 或 FREQ_DEC 的每个上升沿都按该阶跃大小更改输出。
N 分频器值 (N)	98	$INT(F_{VCO}/F_{PFD})$
满足 0ppb 精度的最小分子值 (Num)	76	计算这些值是为了满足输出的精度要求。必须小于 2^{24} 。
满足 0ppb 精度的最小分母 (Den)	250	
满足 ppm 阶跃发小的最小分母值 ($F_{DEN,min}$)	101725.26	$1/(F_{step} \times 1e6)/(F_{VCO}/F_{PFD})$
最终分母值 ($F_{DEN,final}$)	500000	$F_{DEN,final}$ 必须大于 $F_{DEN,min}$ 且小于 2^{24} 。 $F_{DEN,final}$ 和 $F_{NUM,final}$ 必须分别是 Den 和 Num 的整数倍。 $F_{DEN,final}/Den = F_{NUM,final}/Num$
最终分子值 ($F_{NUM,final}$)	152000	
递增或递减阶跃大小	5	该值必须小于 $2^{16}-1$ 。 $F_{DEN,final}$ 必须是最接近的 $F_{DEN,min}$ 整数倍。

7.3.3 时钟分配

VCO 输出连接到两个可单独配置的预分频器，从而提供片上时钟分配 - PSA 和 PSB。PSA 和 PSB 可单独配置为 /4、/5 或 /6 的分频值。

时钟分配由四个输出通道组成。每个输出通道包含一个具有无毛刺切换和同步功能的整数分频器 (IOD)。

IOD 可由 PSA、PSB 或基准时钟提供时钟源。可以绕过 IOD 以在输出端提供基准时钟。

有五个输出通道 - OUT0、OUT1、OUT2、OUT3 和 OUT4。

OUT0 是一个压摆率可控 LVCMOS 输出。基准时钟或 PFD 时钟可通过时钟分配网络路由到该输出。

OUT1 和 OUT4 是相同的输出通道。该通道中的输出缓冲器与各种信号标准 (LVCMOS、LP-HCSL 和类似 LVDS) 兼容。

OUT2 和 OUT3 是相同的输出通道。该通道中的输出缓冲器与各种信号标准 (LP-HCSL 和类似 LVDS) 兼容。

- LP-HCSL 输出缓冲器可以直接连接到接收器，无需任何接地终端电阻器。LP-HCSL 的输出阻抗被修整为 $50\Omega \pm 10\%$ 。可以使用一个串联电阻器来适应引线阻抗。
- 类似 LVDS 输出需要在正极性和负极性输出引脚之间连接一个差分终端。该终端可以直接连接，也可以通过交流耦合电容器连接。对于 50Ω 系统， 100Ω 差分终端是合适的。
- LVCMOS 输出仅针对容性负载而设计。正负输出引脚的极性可单独配置。

差分缓冲器支持高达 328.125MHz 的广泛输出频率。LVCMOS 支持高达 200MHz 的频率。

表 7-9. 为输出配置输入基准、PFD 或 PLL 时钟 ⁽¹⁾

寄存器位地址	寄存器位字段名称	说明
R25[10]	IP_BYP_OUT0_EN	为 OUT0 启用基准时钟或 PFD 时钟。
R25[9]	REF_CH_MUX	在 PFD 时钟或输入基准时钟之间进行选择
R25[14:11]	IP_REF_TO_OUT4_EN、 IP_REF_TO_OUT3_EN、 IP_REF_TO_OUT2_EN、 IP_REF_TO_OUT1_EN	为 OUT1-OUT4 选择基准时钟
R56[15:14]	CH1_MUX	OUT1 的时钟选择多路复用器控制

表 7-9. 为输出配置输入基准、PFD 或 PLL 时钟 ⁽¹⁾ (续)

寄存器位地址	寄存器位字段名称	说明
R62[15:14]	CH2_MUX	OUT2 的时钟选择多路复用器控制
R67[15:14]	CH3_MUX	OUT3 的时钟选择多路复用器控制
R72[15:14]	CH4_MUX	OUT4 的时钟选择多路复用器控制

(1) 对于任何时钟，TI 建议在不使用时将其禁用以减少串扰

表 7-10. 配置时钟分配网络

寄存器位地址	寄存器位字段名称	说明
R47[6:5]	PLL_PSB	可编程预分频器 PSB
R47[4:3]	PLL_PSA	可编程预分频器 PSA
R56[13:0]	CH1_DIV	OUT1 整数分频器值
R62[13:0]	CH2_DIV	OUT2 整数分频器值
R67[13:0]	CH3_DIV	OUT3 整数分频器值
R72[13:0]	CH4_DIV	OUT4 整数分频器值

表 7-11. 配置 LVCMOS 输出缓冲器 ⁽¹⁾ ⁽²⁾

寄存器位地址	寄存器位字段名称	说明
R78[12]	CH0_EN	启用 OUT0 LVCMOS 缓冲器
R79[3:0]	CH0_CMOS_SLEW_RATE_CTRL	控制 OUT0 LVCMOS 缓冲器的输出压摆率
R59[14]、R75[14]	CH1_CMOSN_EN、CH4_CMOSP_EN	启用 OUT1N/OUT4P LVCMOS 缓冲器
R59[13]、R75[13]	CH1_CMOSP_EN、CH4_CMOSN_EN	启用 OUT1P/OUT4N LVCMOS 缓冲器
R59[12]、R75[12]	CH1_CMOSN_POL、CH4_CMOSP_POL	设置 OUT1N/OUT4P LVCMOS 缓冲器的输出极性
R59[11]、R75[11]	CH1_CMOSP_POL、CH4_CMOSN_POL	设置 OUT1P/OUT4N LVCMOS 缓冲器的输出极性
R60[3:0]、R76[3:0]	CH1_CMOS_SLEW_RATE_CTRL、CH4_CMOS_SLEW_RATE_CTRL	控制 OUT1/OUT4 LVCMOS 缓冲器的输出压摆率

- (1) 不得同时启用多个输出缓冲器
 (2) 必须根据 VDDO 电平相应地设置 ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet。当设置为 1.8V 时，必须设置 safety_1p8v_mode。

表 7-12. 配置 LP-HCSL 输出缓冲器 ⁽¹⁾ ⁽²⁾ ⁽³⁾

寄存器位地址	寄存器位字段名称	说明
R57[14]、R63[13]、R68[13]、R73[13]	CH1_HCSL_EN、CH2_HCSL_EN、CH3_HCSL_EN、CH4_HCSL_EN	在 OUT1/OUT2/OUT3/OUT4 上启用 LP-HCSL 缓冲器

- (1) 不得同时启用多个输出缓冲器
 (2) 无需外部终端。电压模式驱动器。
 (3) 必须根据 VDDO 电平相应地设置 ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet。当设置为 1.8V 时，必须设置 safety_1p8v_mode。

表 7-13. 配置类 LVDS 输出缓冲器 ⁽¹⁾ ⁽²⁾ ⁽³⁾

寄存器位地址	寄存器位字段名称	说明
R59[15]、R65[11]、R70[11]、R75[15]	CH1_LVDS_EN、CH2_LVDS_EN、CH3_LVDS_EN、CH4_LVDS_EN	在 OUT1/OUT2/OUT3/OUT4 上启用类似 LVDS 缓冲器
R60[15:12]、R66[3:0]、R71[3:0]、R76[9:6]	CH1_DIFFBUF_IBIAS_TRIM、CH2_DIFFBUF_IBIAS_TRIM、CH3_DIFFBUF_IBIAS_TRIM、CH4_DIFFBUF_IBIAS_TRIM	设置 OUT1/OUT2/OUT3/OUT4 的输出摆幅和输出共模

表 7-13. 配置类 LVDS 输出缓冲器 (1) (2) (3) (续)


寄存器位地址	寄存器位字段名称	说明
R60[11:10]、R66[5:4]、R71[5:4]、R76[5:4]	CH1_LVDS_CMTRIM_INC、 CH2_LVDS_CMTRIM_INC、 CH3_LVDS_CMTRIM_INC、 CH4_LVDS_CMTRIM_INC	增加 OUT1/OUT2/OUT3/OUT4 的输出共模。 仅 2.5V/3.3V 模式。
R60[5:4]、R65[14:13]、R71[10:9]、R77[1:0]	CH1_LVDS_CMTRIM_DEC、 CH2_LVDS_CMTRIM_DEC、 CH3_LVDS_CMTRIM_DEC、 CH4_LVDS_CMTRIM_DEC	减小 OUT1/OUT2/OUT3/OUT4 的输出共模。 仅适用于 2.5V 或 3.3V 模式。

- (1) 不得同时启用多个输出缓冲器。
(2) 直流耦合模式下需要 100 Ω 差分终端。交流耦合模式下需要 50 Ω 、单端或 100 Ω 差分终端
(3) 必须根据 VDDO 电平相应地设置 ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet。当设置为 1.8V 时，必须设置 safety_1p8v_mode。

7.3.3.1 无毛刺运行

位字段 ch{x}_glitchless_en 可用于启用无毛刺输出分频器更新。该功能可核实时钟周期的高脉冲是否不会被输出分频器更新过程切断。此功能还核实是否不会违反接收器的建立和保持时间。从早期周期到新周期的转换中的低电平脉冲会相应地延长。

Glitch-Less Divider Disabled:



Glitch-Less Divider Enabled:




图 7-8. 无毛刺分频器更新

7.3.3.2 分频器同步

可通过确定性方式重置输出分频器。这可以通过使用同步位或 PDN 引脚来实现。该引脚的电平通过使用 PFD 输入处的基准频率在内部进行限定。SYNCN 引脚或同步位上的低电平使输出静音。高电平同步释放所有输出分频器进行操作，以便所有输出共享一个共同的上升沿。第一个上升沿可使用 ch{x}_sync_delay 单独以相应预分频器周期的阶跃进行延迟，最多可延迟 32 个周期。这使得用户能够补偿外部延迟，例如 FPGA 设计中的逻辑门引入的布线不匹配、电缆或固有延迟。每个通道都可以包含在同步过程中或从同步过程中排除。可通过 ch{x}_sync_en 单独启用分频器同步。

为了在下电上电期间具有确定的输入到输出行为，基准分频器必须设置为 1。基准分频器不得对基准时钟进行分频，不得使用基准倍频器。




图 7-9. 输出分频器同步


7.3.3.3 全局和单独输出使能

利用输出使能功能，用户可以启用或禁用全部或特定的输出缓冲器。全局输出使能信号中排除了 **OUT0** 上的旁路复制。当输出被禁用时，该信号驱动可配置的静音状态。当串行接口停用时，可以同时使用所有单独的输出使能信号。各个输出使能信号控制相应的输出通道整数分频器来选通时钟，因此每个整数分频器必须处于活动状态。

各个输出使能信号以确定的方式启用和禁用相应的输出。因此，信号的高低电平是通过对各输出时钟的四个周期进行计数来判断的。

1. **OE** 下降沿禁用输出。将通道的输出使能置为有效后，启用输出 4 个周期。这样可以在 **OE** 置为有效后在系统中进行任何进一步的操作。
2. **OE** 上升沿启用输出。输出在 4 个内部时钟周期后开始切换。

MUTE_SEL = Logic Low



MUTE_SEL = Logic High




图 7-10. 单独输出启用和禁用

表 7-14. 无毛刺运行和分频器同步

寄存器位地址	寄存器位字段名称	说明
R0[14]	PDN_INPUT_SEL	将 PDN 引脚配置为 PDN 或 SYNCN
R0[5]	SYNC	通过串行接口生成同步信号
R57[9]、R63[9]、R68[9]、R73[9]	CH1_GLITCHLESS_EN、 CH2_GLITCHLESS_EN、 CH3_GLITCHLESS_EN、 CH4_GLITCHLESS_EN	启用 OUT1/OUT2/OUT3/OUT4 的无毛刺切换
R57[3]、R63[3]、R68[3]、R73[3]	CH1_SYNC_EN、CH2_SYNC_EN、 CH3_SYNC_EN、CH4_SYNC_EN	启用 OUT1/OUT2/OUT3/OUT4 同步
R57[1]、R63[1]、R68[1]、R73[1]	CH1_MUTESEL、CH2_MUTESEL、 CH3_MUTESEL、CH4_MUTESEL	设置 OUT1/OUT2/OUT3/OUT4 静音时的输出电平
R57[0]、R63[0]、R68[0]、R73[0]	CH1_MUTE、CH2_MUTE、CH3_MUTE、 CH4_MUTE	将 OUT1/OUT2/OUT3/OUT4 上的输出静音

7.3.4 电源和电源管理

CDCE6214 提供多个电源引脚。每个电源分别支持 1.8V、2.5V 或 3.3V。内部低压降稳压器 (LDO) 为内部块供电，并允许为每个引脚提供单独的电源电压。VDDREF 引脚为控制引脚和串行接口供电，因此任何上拉电阻器都连接到与 VDDREF 相同的域。

该器件在内部电源管理方面非常灵活。每个模块都提供一个断电位，并且可以在不需要该块时禁用以省电。表 7-15 展示了可用的位。旁路输出 Y0 连接到 pdn_ch4 位。每个输出通道都有一个必须适应施加的电源电压 ch[4:1]_1p8vdet 的位。

表 7-15. 电源管理

VDDREF	VDDVCO	VDDO_12	VDDO_34
R0[1] - POWERDOWN	R0[1] - POWERDOWN	R0[1] - POWERDOWN	R0[1] - POWERDOWN
	R5[8] - PLL_VCOBUFF_LDO_PD	R4[4] - CH1_PD	R4[6] - CH3_PD
	R5[7] - PLL_VCO_LDO_PD	R4[5] - CH2_PD	R4[7] - CH4_PD
	R5[6] - PLL_VCO_BUFF_PD		
	R5[5] - PLL_CP_LDO_PD		
	R5[4] - PLL_LOCKDET_PD		
	R5[3] - PLL_PSB_PD		
	R5[2] - PLL_PSA_PD		
	R5[1] - PLL_PFD_PD		
	R53[6] - PLL_NCTR_EN		
	R53[3] - PLL_CP_EN		

7.3.5 控制引脚

超低功耗时钟发生器由多个 LVCMOS 输入引脚控制。

HW_SW_CTRL 引脚用作 EEPROM 页面选择。CDCE6214 时钟发生器包含两页配置设置。在器件上电后对该引脚的电平进行采样。低电平选择第零页。高电平选择第一页。HW_SW_CTRL 引脚是三电平输入引脚。该第三个电压电平由内部分压器自动施加。中电平用于选择启用串行接口的内部默认值。

PDN/SYNCRN (引脚 8)、SCL (引脚 12) 和 SDA (引脚 19) 具有辅助功能，可以充当通用输入和输出 (GPIO)。这意味着串行接口或 GPIO 功能都可以处于活动状态。

PDN/SYNCRN 重置内部电路，用于初始上电序列。该引脚可重新配置，以用作同步输入。当 SYNCRN 为低电平时，差分输出保持静音状态。当 SYNCRN 为高电平时，输出有效。

当 SSC_EN 位设置为 1 时，无论引脚处于何种状态，都会启用 SSC。

当 SSC_EN 位设置为 0 时，SSC 功能可由 GPIO 引脚控制。这仅限于在启用 SSC (GPIOx = 高电平) 的情况下启动，然后将 GPIOx 引脚拉至低电平来禁用。

表 7-16. 控制和 GPIO 引脚

引脚编号	名称	类型	2-LEVEL INPUT	3-LEVEL INPUT	输出	终端
23	HW_SW_CTRL	输入	-	是	-	PUPD
20	GPIO1	输入/输出	是	-	是	-
19	GPIO2	输入/输出	是	-	是	I ² C 模式下的开漏 I/O，CMOS (输入)
12	GPIO3	输入	是	-	-	-
11	GPIO4	输入/输出	是	-	是	-
8	PDN	输入	是	-	-	PU (输入时)

表 7-16. 控制和 GPIO 引脚 (续)

引脚编号	名称	类型	2-LEVEL INPUT	3-LEVEL INPUT	输出	终端
4	REFSEL	输入	-	是	-	PUPD

表 7-17. GPIO 输入和输出信号列表

缩写	类型	说明
FREQ_INC	输入	频率递增；使 MASH 分子递增
FREQ_DEC	输入	频率递减；使 MASH 分子递减
OE (全局)	输入	启用或禁用所有差分输出 Y[4:1] (旁路不受影响)
SSC_EN	输入	启用或禁用 SSC。
OE1	输入	启用或禁用 OUT1
OE2	输入	启用或禁用 OUT2
OE3	输入	启用或禁用 OUT3
OE4	输入	启用或禁用 OUT4
PLL_LOCK	输出	PLL 锁定状态。0 = PLL 解锁；1 = 表示 PLL 处于锁定状态

7.4 器件功能模式

7.4.1 运行模式

可以设置表 7-18 中列出的工作模式，可以配置 GPIO。工作模式更改只有更改在下电上电后从 EEPROM 加载才会生效。

表 7-18. 工作模式

说明	模式	REFSEL	HW_SW_CTRL	GPIO1	GPIO2	GPIO3	GPIO4
I ² C + GPIO	回退	M	M	I/O	SDA	SCL	I/O
		M	L/H	I/O	SDA	SCL	I/O
		L/H	M	I/O	SDA	SCL	I/O
OE	引脚模式	L/H	L/H	OE1	OE2	OE3	OE4
I ² C + GPIO	串行接口模式	L/H	L/H	I/O	SDA	SCL	I/O

7.4.1.1 回退模式

由于可以使用 EEPROM 故意停用编程接口，因此意外禁用 I²C 会阻止对器件的进一步访问。可以使用回退模式强制运行串行接口。要进入该模式，用户需要将引脚 4 或引脚 23 悬空，同时向 VDDREF 施加电源电压。在该模式下，上电时会绕过 EEPROM 读取，器件以默认模式启动。在该模式下，引脚 11 预配置为输入，引脚 20 配置为输出。在回退模式下上电后，器件可以通过串行接口重新编程，并重新配置为正常运行。EEPROM 也可以重新编程。然而，PLL 不自动校准，并且 I²C 接口处于活动状态。该模式允许用户在重新锁定 PLL 之前完全配置器件。

7.4.1.2 引脚模式

在引脚模式下，引脚 12 和 19 是输入引脚，充当单独的输出使能引脚。这些引脚与引脚 11 和 20 一起使用时，可在每个输出通道上实现一个输出使能引脚。

7.4.1.3 串行接口模式

在串行接口模式下，引脚 12 和 19 配置为 I²C 接口。

7.5 编程

7.5.1 I²C 串行接口

CDCE6214 超低功耗时钟发生器提供一个与 I²C 兼容的串行接口，用于进行寄存器和 EEPROM 访问。该器件兼容 100kHz 时钟频率的标准模式 I²C 和 400kHz 时钟频率的快速模式 I²C。

1. 在 REFSEL 浮动的回退模式下，I²C 目标地址 = 67h。
2. 在其他模式下，该接口可用时 I²C 目标地址 = 68h。默认情况下该接口不可用。
3. 可以在 EEPROM 中对器件的 LSB 位进行编程。例如，如果在 EEPROM 的第 0 页中将 I2C_A0 编程为 H，则设置 HW_SW_CTRL = 0 将 I²C 地址设置为 69h。
4. 可以在同一个 I²C 总线上使用两个具有 EEPROM 的器件和 1 个处于回退模式的器件，其地址分别为 67h、68h 和 69h。

表 7-19. 与 I²C 兼容的串行接口，目标地址字节 ^{(1) (2)}

7	6	5	4	3	2	1	0
目标地址 [6:0]							R/W# 位

(1) 目标地址由两部分组成。硬接线 MSB A[6:1] 和软件可选 LSB A[0]。

(2) R/W# 位指示读取 (1) 或写入 (0) 传输。

表 7-20. 与 I²C 兼容的串行接口，可编程目标地址 ^{(1) (2)}

A6	A5	A4	A3	A2	A1	A0	HW_SW_SEL	REFSEL	说明
1	1	0	0	1	1	1	L/M/H	M	回退模式
1	1	0	1	0	0	0	M	L/H	回退模式
1	1	0	1	0	0	I2C_A0	L	L/H	EEPROM 第 0 页
1	1	0	1	0	0	I2C_A0	H	L/H	EEPROM 第 1 页

(1) 在 EEPROM 第 0 页中，串行接口不可用。器件配置为引脚模式。

(2) 在 EEPROM 第 1 页中，串行接口不可用。器件配置为引脚模式。

串行接口使用图 7-11 所示的以下协议。目标地址后跟一个字宽寄存器偏移量和一个字宽寄存器值。




图 7-11. 与 I²C 兼容的串行接口，支持的协议

7.5.2 EEPROM

7.5.2.1 EEPROM - 循环冗余校验

该器件包含用于将 EEPROM 内容读取到器件寄存器中的循环冗余校验 (CRC) 功能。启动时，在内部读取 EEPROM 并计算 CRC 值。EEPROM 字之一包含较早存储的 CRC 值。会将存储的 CRC 值与实际的 CRC 值进行比较，并将结果传输到寄存器。通过向 `update_crc` 位写入 1，可以再次触发 CRC 计算。存储的 CRC 值与计算得出的 CRC 值之间的不匹配仅供参考，不会阻塞器件运行。只需读回 CRC 状态位和实时 CRC 值即可加快系统内 EEPROM 编程速度，并避免读回已知配置的 EEPROM 的每个字。

使用的多项式为 CCITT-CRC16： $x^{16} + x^{12} + x^5 + 1$ 。

7.5.2.2 建议的编程过程

TI 建议按以下方式对器件的寄存器进行编程：

1. 读回出厂默认 EEPROM 页面配置。每个器件都具有不同的 EEPROM 基本页面配置。
2. 修改寄存器位。
3. 覆盖 EEPROM 时，核实 `ee_lock` 是否设置为 5h (解锁)。
4. 按照从 0x53 到 0x00 的降序对寄存器地址进行编程，包括所有采用保留值的寄存器地址。

7.5.2.3 EEPROM 访问

备注

EEPROM 字写入访问时间通常为 8ms。

有两种方法可以对内部 EEPROM 进行写入

1. 寄存器提交方法
2. EEPROM 直接访问方法

按照以下步骤将器件设置为已知正常的配置。

1. 关闭所有电源。
2. 应用 PDN = 低电平。
3. REFSEL 和 HW_SW_CTRL 引脚可以是高电平、低电平或高阻态。对于出厂时经过编程的器件，I²C 接口不可用于任何 HW_SW_CTRL 引脚状态。EEPROM 只能在回退模式下进行编程。
4. 向所有 VDD 引脚施加电源。当不需要器件运行时，向 VDDREF 施加电源。
5. 应用 PDN = 高电平。
6. 使用 I²C 接口配置器件。

7.5.2.3.1 寄存器提交流程

在寄存器提交流程中，器件寄存器中的所有位都被复制到 EEPROM 中。建议的流程为：

1. 根据需要预配置器件，串行接口使用模式除外。
2. 在该工作模式下，向 RECAL 写入 1 以校准 VCO。
3. 使用 REGCOMMIT_PAGE 选择要将寄存器设置复制到其中的 EEPROM 页面。
4. 使用 EE_LOCK = x5 解锁 EEPROM 以进行写入访问。
5. 通过向 REGCOMMIT 写入 1 来启动寄存器提交操作。
6. 通过向 UPDATE_CRC 写入 1 强制进行 CRC 更新。
7. 读回 NVMLCRC 中计算出的 CRC。
8. 通过将 0x3F 写入 NVM_WR_ADDR，然后将 CRC 值写入 NVM_WR_DATA，将读取的 CRC 值存储在 EEPROM 中。

7.5.2.3.2 直接访问流程

在 EEPROM 直接访问流程中，使用地址和数据位字段直接访问 EEPROM 字。建议的流程为：

1. 准备一个由 64 个字（每个字 16 位）组成的 EEPROM 映像。
2. 使用 EE_LOCK = 0x5 解锁 EEPROM 以进行写入访问。
3. 将初始地址偏移写入地址位字段。将 0x00 写入 NVM_WR_ADDR。
4. 通过将映像中的每个字写入 NVM_WR_DATA，循环访问从地址 0 到 63 的 EEPROM 映像。每次对 NVM_WR_DATA 进行写入访问时，EEPROM 字地址都会自动递增。




图 7-12. 使用 I²C 的 EEPROM 直接访问

7.5.2.4 寄存器位到 EEPROM 映射

寄存器位设置被映射到 EEPROM 中。EEPROM 分为三个部分：

- EEPROM 基本页面：可通过将 HW_SW_CTRL 引脚连接到逻辑 0 或逻辑 1 进行选择。
- EEPROM 第 0 页：可通过将 HW_SW_CTRL 引脚连接到逻辑 0 进行选择。
- EEPROM 第 1 页：可通过将 HW_SW_CTRL 引脚连接到逻辑 1 进行选择。

表 7-21. EEPROM 映射 (1) (2) (3) (4)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	1	1	R5[8]	R5[7]	R5[6]	R5[5]	R5[4]	R5[1]	R4[3]	R4[2]	R4[1]	R4[0]	R3[9]	R0[3]
1	0	1	0	0	1	0	0	0	0	1	1	1	1	1	R15[5]	1
2	0	0	0	1	1	0	1	1	0	0	0	1	0	0	1	0
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
4	R48[4]	R48[3]	R48[2]	R48[1]	R48[0]	R47[1]	R47[1]	R47[1]	R47[9]	R47[8]	R47[7]	0	0	0	0	0
5	0	R49[4]	R49[3]	R49[2]	R49[1]	R49[0]	R48[1]	R48[1]	R48[1]	R48[1]	R48[1]	R48[9]	R48[8]	R48[7]	R48[6]	R48[5]
6	0	0	0	R50[1]	R50[9]	R50[8]	1	1	0	0	0	0	0	0	0	0
7	R55[6]	R53[6]	1	R53[2]	R53[1]	R53[0]	1	0	1	0	0	0	0	0	0	0
8	1	0	0	0	0	0	1	R58[4]	R58[3]	R58[2]	R58[1]	R58[0]	0	R55[9]	R55[8]	R55[7]
9	0	1	R60[1]	R60[1]	R60[1]	R60[1]	R60[3]	R60[2]	R60[1]	R60[0]	R59[9]	R59[8]	R59[7]	R59[6]	R59[5]	R59[4]
10	R65[8]	R65[7]	R65[6]	R65[5]	R65[4]	1	0	0	0	0	R64[9]	R64[8]	R64[7]	R64[6]	R64[5]	0
11	0	0	0	R69[9]	R69[8]	R69[7]	R69[6]	R69[5]	0	0	1	R66[3]	R66[2]	R66[1]	R66[0]	R65[9]
12	R74[5]	0	0	1	R71[3]	R71[2]	R71[1]	R71[0]	R70[9]	R70[8]	R70[7]	R70[6]	R70[5]	R70[4]	1	0
13	R76[0]	R75[9]	R75[8]	R75[7]	R75[6]	R75[5]	R75[4]	1	0	0	0	0	R74[9]	R74[8]	R74[7]	R74[6]
14	0	0	0	0	0	R79[3]	R79[2]	R79[1]	R79[0]	R76[9]	R76[8]	R76[7]	R76[6]	R76[5]	R76[4]	R76[3]
15	0	0	0	0	0	0	R81[3]	1	0	0	0	0	0	0	R80[3]	0
16	R1[6]	R1[5]	R1[4]	R1[3]	R1[2]	R1[1]	R1[0]	R0[15]	R0[14]	R0[13]	R0[12]	0	R0[10]	0	R0[8]	R0[0]
17	R2[6]	R2[5]	R2[4]	R2[3]	R2[2]	R2[1]	R2[0]	R1[15]	R1[14]	R1[13]	R1[12]	R1[11]	R1[10]	R1[9]	R1[8]	R1[7]
18	0	R5[3]	R5[2]	R4[7]	R4[6]	R4[5]	R4[4]	R3[4]	R3[3]	R2[13]	R2[12]	R2[11]	R2[10]	R2[9]	R2[8]	R2[7]
19	R24[1]	R24[1]	R24[1]	R24[1]	R24[9]	R24[8]	0	0	R24[5]	R24[4]	R24[3]	R24[2]	R24[1]	R24[0]	0	0
20	R27[0]	0	R25[1]	R25[1]	R25[1]	R25[1]	R25[1]	R25[9]	R25[7]	R25[6]	R25[5]	R25[4]	R25[3]	R25[2]	R25[1]	R25[0]
21	R30[1]	R30[1]	R30[1]	R30[1]	R30[1]	R30[9]	R30[8]	R30[7]	R30[6]	R30[5]	R30[4]	R30[3]	R30[2]	R30[1]	R30[0]	R27[1]
22	R31[1]	R31[1]	R31[1]	R31[1]	R31[1]	R31[1]	R31[9]	R31[8]	R31[7]	R31[6]	R31[5]	R31[4]	R31[3]	R31[2]	R31[1]	R31[0]
23	R33[7]	R33[6]	R33[5]	R33[4]	R33[3]	R33[2]	R33[1]	R33[0]	R32[7]	R32[6]	R32[5]	R32[4]	R32[3]	R32[2]	R32[1]	R32[0]
24	R34[7]	R34[6]	R34[5]	R34[4]	R34[3]	R34[2]	R34[1]	R34[0]	R33[1]	R33[1]	R33[1]	R33[1]	R33[1]	R33[1]	R33[9]	R33[8]

表 7-21. EEPROM 映射 (1) (2) (3) (4) (续)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
25	R43[1 0]	R43[9]	R43[8]	R43[7]	R43[6]	R43[5]	R43[4]	R43[3]	R43[2]	R43[1]	R43[0]	R42[5]	R42[3]	R42[2]	R42[1]	R41[1 5]
26	R51[1 0]	0	0	1	R51[6]	0	0	R47[6]	R47[5]	R47[4]	R47[3]	R43[1 5]	R43[1 4]	R43[1 3]	R43[1 2]	R43[1 1]
27	R56[1 0]	R56[9]	R56[8]	R56[7]	R56[6]	R56[5]	R56[4]	R56[3]	R56[2]	R56[1]	R56[0]	R53[3]	1	0	0	0
28	R57[1 4]	R57[1 2]	R57[9]	R57[8]	R57[7]	R57[6]	R57[5]	R57[4]	R57[3]	R57[1]	R57[0]	R56[1 5]	R56[1 4]	R56[1 3]	R56[1 2]	R56[1 1]
29	R62[6]	R62[5]	R62[4]	R62[3]	R62[2]	R62[1]	R62[0]	R60[1 1]	R60[1 0]	R60[5]	R60[4]	R59[1 5]	R59[1 4]	R59[1 3]	R59[1 2]	R59[1 1]
30	R63[7]	R63[6]	R63[5]	R63[4]	R63[3]	R63[1]	R63[0]	R62[1 5]	R62[1 4]	R62[1 3]	R62[1 2]	R62[1 1]	R62[1 0]	R62[9]	R62[8]	R62[7]
31	R67[6]	R67[5]	R67[4]	R67[3]	R67[2]	R67[1]	R67[0]	R66[5]	R66[4]	R65[1 4]	R65[1 3]	R65[1 1]	R63[1 3]	R63[1 2]	R63[9]	R63[8]
32	R68[7]	R68[6]	R68[5]	R68[4]	R68[3]	R68[1]	R68[0]	R67[1 5]	R67[1 4]	R67[1 3]	R67[1 2]	R67[1 1]	R67[1 0]	R67[9]	R67[8]	R67[7]
33	R72[6]	R72[5]	R72[4]	R72[3]	R72[2]	R72[1]	R72[0]	R71[1 0]	R71[9]	R71[5]	R71[4]	R70[1 1]	R68[1 3]	R68[1 2]	R68[9]	R68[8]
34	R73[7]	R73[6]	R73[5]	R73[4]	R73[3]	R73[1]	R73[0]	R72[1 5]	R72[1 4]	R72[1 3]	R72[1 2]	R72[1 1]	R72[1 0]	R72[9]	R72[8]	R72[7]
35	0	0	0	R77[1]	R77[0]	R76[5]	R76[4]	R75[1 5]	R75[1 4]	R75[1 3]	R75[1 2]	R75[1 1]	R73[1 3]	R73[1 2]	R73[9]	R73[8]
36	0	0	0	0	0	0	0	0	0	R79[9]	R78[1 2]	0	0	0	0	0
37	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
38	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
39	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
40	R1[6]	R1[5]	R1[4]	R1[3]	R1[2]	R1[1]	R1[0]	R0[15]	R0[14]	R0[13]	R0[12]	0	R0[10]	0	R0[8]	R0[0]
41	R2[6]	R2[5]	R2[4]	R2[3]	R2[2]	R2[1]	R2[0]	R1[15]	R1[14]	R1[13]	R1[12]	R1[11]	R1[10]	R1[9]	R1[8]	R1[7]
42	0	R5[3]	R5[2]	R4[7]	R4[6]	R4[5]	R4[4]	R3[4]	R3[3]	R2[13]	R2[12]	R2[11]	R2[10]	R2[9]	R2[8]	R2[7]
43	R24[1 5]	R24[1 2]	R24[1 1]	R24[1 0]	R24[9]	R24[8]	0	0	R24[5]	R24[4]	R24[3]	R24[2]	R24[1]	R24[0]	0	0
44	R27[0]	0	R25[1 4]	R25[1 3]	R25[1 2]	R25[1 1]	R25[1 0]	R25[9]	R25[7]	R25[6]	R25[5]	R25[4]	R25[3]	R25[2]	R25[1]	R25[0]
45	R30[1 4]	R30[1 3]	R30[1 2]	R30[1 1]	R30[1 0]	R30[9]	R30[8]	R30[7]	R30[6]	R30[5]	R30[4]	R30[3]	R30[2]	R30[1]	R30[0]	R27[1]
46	R31[1 5]	R31[1 4]	R31[1 3]	R31[1 2]	R31[1 1]	R31[1 0]	R31[9]	R31[8]	R31[7]	R31[6]	R31[5]	R31[4]	R31[3]	R31[2]	R31[1]	R31[0]
47	R33[7]	R33[6]	R33[5]	R33[4]	R33[3]	R33[2]	R33[1]	R33[0]	R32[7]	R32[6]	R32[5]	R32[4]	R32[3]	R32[2]	R32[1]	R32[0]
48	R34[7]	R34[6]	R34[5]	R34[4]	R34[3]	R34[2]	R34[1]	R34[0]	R33[1 5]	R33[1 4]	R33[1 3]	R33[1 2]	R33[1 1]	R33[1 0]	R33[9]	R33[8]
49	R43[1 0]	R43[9]	R43[8]	R43[7]	R43[6]	R43[5]	R43[4]	R43[3]	R43[2]	R43[1]	R43[0]	R42[5]	R42[3]	R42[2]	R42[1]	R41[1 5]

表 7-21. EEPROM 映射 (1) (2) (3) (4) (续)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
50	R51[1 0]	0	0	1	R51[6]	0	0	R47[6]	R47[5]	R47[4]	R47[3]	R43[1 5]	R43[1 4]	R43[1 3]	R43[1 2]	R43[1 1]
51	R56[1 0]	R56[9]	R56[8]	R56[7]	R56[6]	R56[5]	R56[4]	R56[3]	R56[2]	R56[1]	R56[0]	R53[3]	1	0	0	0
52	R57[1 4]	R57[1 2]	R57[9]	R57[8]	R57[7]	R57[6]	R57[5]	R57[4]	R57[3]	R57[1]	R57[0]	R56[1 5]	R56[1 4]	R56[1 3]	R56[1 2]	R56[1 1]
53	R62[6]	R62[5]	R62[4]	R62[3]	R62[2]	R62[1]	R62[0]	R60[1 1]	R60[1 0]	R60[5]	R60[4]	R59[1 5]	R59[1 4]	R59[1 3]	R59[1 2]	R59[1 1]
54	R63[7]	R63[6]	R63[5]	R63[4]	R63[3]	R63[1]	R63[0]	R62[1 5]	R62[1 4]	R62[1 3]	R62[1 2]	R62[1 1]	R62[1 0]	R62[9]	R62[8]	R62[7]
55	R67[6]	R67[5]	R67[4]	R67[3]	R67[2]	R67[1]	R67[0]	R66[5]	R66[4]	R65[1 4]	R65[1 3]	R65[1 1]	R63[1 3]	R63[1 2]	R63[9]	R63[8]
56	R68[7]	R68[6]	R68[5]	R68[4]	R68[3]	R68[1]	R68[0]	R67[1 5]	R67[1 4]	R67[1 3]	R67[1 2]	R67[1 1]	R67[1 0]	R67[9]	R67[8]	R67[7]
57	R72[6]	R72[5]	R72[4]	R72[3]	R72[2]	R72[1]	R72[0]	R71[1 0]	R71[9]	R71[5]	R71[4]	R70[1 1]	R68[1 3]	R68[1 2]	R68[9]	R68[8]
58	R73[7]	R73[6]	R73[5]	R73[4]	R73[3]	R73[1]	R73[0]	R72[1 5]	R72[1 4]	R72[1 3]	R72[1 2]	R72[1 1]	R72[1 0]	R72[9]	R72[8]	R72[7]
59	0	0	0	R77[1]	R77[0]	R76[5]	R76[4]	R75[1 5]	R75[1 4]	R75[1 3]	R75[1 2]	R75[1 1]	R73[1 3]	R73[1 2]	R73[9]	R73[8]
60	0	0	0	0	0	0	0	0	0	R79[9]	R78[1 2]	0	0	0	0	0
61	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
62	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
63	SCR C[15]	SCR C[14]	SCR C[13]	SCR C[12]	SCR C[11]	SCR C[10]	SCR C[9]	SCR C[8]	SCR C[7]	SCR C[6]	SCR C[5]	SCR C[4]	SCR C[3]	SCR C[2]	SCR C[1]	SCR C[0]

- (1) 地址位置 0-15 : EEPROM 基本页面
 (2) 地址位置 16-39 : EEPROM 第 0 页
 (3) 地址位置 40-63 : EEPROM 第 1 页
 (4) 以红色标记的位位置可能因器件而异

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

图 8-1 展示了使用了 I²C 接口和 25MHz 晶体输入的典型应用。25MHz XTAL 的两端连接到引脚 1 和 2。REFSEL 引脚被下拉以选择一个辅助输入。如果使用 EEPROM，则 HW_SW_CTRL 可以拉低或拉高；如果未使用 EEPROM，则可以保持悬空。可通过滤波为 VDD_REF 和 VDD_VCO 引脚以及 VDDO_12 和 VDDO_34 引脚提供 1.8V、2.5V 或 3.3V 电压。必须使用上拉电阻将 I²C 的数据线和时钟线拉至 VDD_REF。如果需要进行硬件复位，则可以将 PDN 连接到 MCU，否则 PDN 可以保持悬空。如果需要，可以将 GPIO1 和 4 引脚连接到 MCU，否则可以将这些引脚保持悬空。未使用的输出可以保持悬空状态。




图 8-1. 具有 I²C 接口的典型应用原理图

8.2 典型应用

图 8-2 展示了使用 CDCE6214 的 eAVB 系统的典型方框图。




图 8-2. 使用 CDCE6214 的 eAVB 系统方框图

8.2.1 设计要求

对于采用 CDCE6214 的设计，设计人员必须选择：

- 主要或辅助输入
- 输入类型
- 输入频率
- 器件通信模式 (I²C 和/或 EEPROM)
- 配置 GPIO 引脚连接所需的器件工作模式
- 电源电压 (1.8V、2.5V 或 3.3V)
- 数字基准 (1.8V、2.5V 或 3.3V)
- 输出基准 (1.8V、2.5V 或 3.3V)
- 输出格式

8.2.2 详细设计过程

CDCE6214 易于使用。要为器件加电，请执行以下操作：

1. 将电源引脚 (VDD_REF、VDD_VCO、VDDO_12 和 VDDO_34) 连接在一起，或者将这些引脚独立连接到 1.8V、2.5V 或 3.3V 电源。
2. 将 GND 引脚 (DAP) 焊接到 PCB 平面。
3. 核实 REFSEL、HW_SW_CTRL 和 PDN 配置引脚是否正确连接：
 - a. 在内部通过上拉电阻器将 PDN 引脚连接至 VDD_REF。悬空时，PDN 引脚自动将器件从 PDN 中释放。
 - b. 如果 PDN 引脚为低电平，则器件不响应 I²C 命令。
 - c. REFSEL 和 HW_SW_CTRL 是三电平引脚。如果悬空，则器件以回退模式启动。


该器件出厂时配置为提供：

- EEPROM 第 0 页：当 HW_SW_CTRL = L 时，使用 25MHz XTAL，在所有差分输出上为 100MHz LP-HCSL。禁用 OUT0 上的 25MHz 输出。器件以引脚模式启动（无 I²C 访问）。
- EEPROM 第 1 页：使用 25MHz XTAL 和 HW_SW_CTRL = H 时，所有差分输出上为 100MHz LVDS。禁用 OUT0 上的 25MHz 输出。器件以串行接口模式启动。
- 回退模式：使用 25MHz XTAL、REFSEL = 高阻态且 HW_SW_CTRL = 高阻态时，所有差分输出上为 100MHz LP-HCSL。OUT0 上的 25MHz 输出启用，并且 PLL 未锁定。必须重新校准 PLL 以实现锁定。器件以回退模式启动。

备注


选择 EEPROM 第 0 页或第 1 页时，REF_SEL 不得保持悬空。为了实现正常功能，REF_SEL 必须拉至高电平或低电平。

8.2.3 应用曲线



参考值：晶体输入 来自 2.4GHz VCO 100MHz LP-HCSL
25MHz 的闭环相位噪声

图 8-3. 适用于 PCIe 应用的 100MHz LP-HCSL 输出



参考值：晶体输入 来自 2.4576GHz 24.576MHz
25MHz VCO 的闭环相位噪声 LVCMOS

图 8-4. 用于音频时钟的 24.576MHz LVCMOS 输出

8.3 电源相关建议

CDCE6214 提供多个电源引脚。每个电源支持 1.8V、2.5V 或 3.3V。内部低压降稳压器 (LDO) 为内部块供电，并允许为每个引脚提供单独的电源电压。VDD_REF 引脚为控制引脚和串行接口供电。因此，任何上拉电阻器都应连接到与 VDD_REF 相同的域。VDD_VCO 为所有 PLL 块供电，VDDO_12 为输出 OUT1 和 OUT2 供电，VDDO_34 为 OUT0、OUT3 和 OUT4 供电。

VDD_REF 和 VDDO_34 可用于 OUT0 上的电平转换操作。

8.3.1 上电序列

器件对电源引脚供电没有任何限制。从应用的角度而言，TI 建议同时施加所有 VDDS 或首先施加 VDDREF。数字内核连接到 VDDREF，因此会自动应用 EEPROM 的设置。

8.3.2 去耦合

TI 建议使用铁氧体磁珠隔离所有电源，并为每个电源提供去耦。TI 还建议优化相应布局的去耦，并考虑电源阻抗以针对单独的频率计划进行优化。

每个电源引脚的去耦示例：1 个 4.7 μ F，1 个 470nF，1 个 100nF。

8.4 布局

8.4.1 布局指南

对于本示例，请遵循以下准则：

- 使用 GND 屏蔽隔离输入和输出。图 8-5 将所有输入和输出作为差分对进行路由。
- 生成多个频率时将输出与相邻输出相隔离。
- 隔离晶体区域，连接晶体封装的 GND 焊盘并淹没相邻区域。图 8-6 展示了支持多种晶体尺寸的封装。
- 尽可能避免扇入和扇出区域的阻抗跳跃。
- 使用五个过孔将散热焊盘连接到一个实心 GND 平面。最好使用全通过孔。
- 将具有小电容值的去耦电容器放置在非常靠近电源引脚的位置。尝试将这些电容器非常靠近地放置在同一层上或直接放置在背面层上。值越大，可以放置得越远。图 8-6 展示了靠近器件的三个去耦电容器。建议使用铁氧体磁珠来隔离不同的频域和 VDD_VCO 域。
- 最好使用多个过孔将宽电源引线连接到相应的电源平面。

8.4.2 布局示例




图 8-5. 布局示例，顶层




图 8-6. 布局示例，底层

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

请联系您的 TI 代表了解详情。

9.1.2 器件命名规则

CDCE6214 - 62 = 时钟发生器 1 = 1 个 PLL 4 = 4 个输出

9.2 文档支持

9.2.1 相关文档

有关评估模块的相关文档，另请参阅：

- 德州仪器 (TI)，[CDCE6214-Q1 EVM 用户指南](#)。

有关寄存器映射的相关文档，另请参阅：

- 德州仪器 (TI)，[CDCE6214-Q1 寄存器映射用户指南](#)。

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (July 2020) to Revision A (July 2025)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了 特性 部分中的 PCIe 版本合规性.....	1
• 更新了 应用 节中的 PCIe 版本合规性.....	1
• 删除了 说明 (续) 部分.....	1


• 更新了“封装信息”表.....	1
• 更新了引脚功能表的"类型"脚注以整合信息.....	4
• 更新了整个规格部分中的字母的大写字母.....	7
• 更新以阐明时序要求，与 I ² C 兼容的串行接口的脚注 ⁽³⁾	13
• 更新了控制引脚部分中的 SSC_EN 功能.....	32
• 更新了详细设计过程部分中的出厂配置.....	42
• 更新了布局指南以更正到图 8-5 的链接.....	44
• 添加了对 EVM 用户指南和寄存器映射用户指南的引用.....	46

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**RGE0024P****PACKAGE OUTLINE****VQFN - 0.9 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

VQFN - 0.9 mm max height


PLASTIC QUAD FLATPACK - NO LEAD

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN**RGE0024P****VQFN - 0.9 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CDCE6214RGER	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	Call TI Sn	Level-2-260C-1 YEAR	-40 to 105	6214A2
CDCE6214RGER.A	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 105	6214A2
CDCE6214RGER.B	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 105	6214A2
CDCE6214RGET	Active	Production	VQFN (RGE) 24	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 105	6214A2
CDCE6214RGET.A	Active	Production	VQFN (RGE) 24	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 105	6214A2
CDCE6214RGET.B	Active	Production	VQFN (RGE) 24	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 105	6214A2

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF CDCE6214 :

- Automotive : [CDCE6214-Q1](#)

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CDCE6214RGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
CDCE6214RGET	VQFN	RGE	24	250	180.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CDCE6214RGER	VQFN	RGE	24	3000	346.0	346.0	33.0
CDCE6214RGET	VQFN	RGE	24	250	210.0	185.0	35.0

RGE 24

GENERIC PACKAGE VIEW

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGE0024P

VQFN - 0.9 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224751/A 01/2019

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGE0024P

VQFN - 0.9 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4224751/A 01/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司