TIDA-01015

デジタル オシロスコープ / ワイヤレス テスタ搭載 12 ビット高速 ADC 向け 4GHz クロックのリファレンス デザイン

TIDA-01015

設計ファイル

概要

TIDA-01015 は、高速直接 RF サンプリング GSPS ADC 向けクロック処理ソリューションのリファレンス デザインです。このリファレンス デザインは、2 次ナイキスト ゾーンの入力信号周波数において高い SNR を実現するサンプリング クロックの重要性を示します。ADC12J4000 は 12 ビット、4GSPS の RF サンプリング ADC であり、3.2GHz の 3dB 入力帯域幅を達成し、最大 4GHz の信号をキャプチャできます。このデザインは、TRF3765 を使用した ADC12J4000 向けのクロック供給ソリューションを提示します。このソリューションは、デジタル ストレージ オシロスコープ (DSO) やワイヤレス テスタのようなアプリケーションで使用される、高い入力周波数で高い SNR 性能を達成します。

特長
  • 12 ビット、4GSPS、RF サンプリング ADC クロッキング ソリューション
  • 最大 4GHz の入力信号キャプチャ機能
  • RF サンプリング ADC 向け、JESD204B 準拠の位相ノイズの小さいクロック関連ソリューション
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUCP0.PDF (929 KB)

リファレンス デザインの概要と検証済みの性能テスト データ

TIDRP57.PDF (1635 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRP56.PDF (70 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRP59.ZIP (10463 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCD06.ZIP (713 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRP58.PDF (2245 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRP55.PDF (399 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

RF PLL とシンセサイザ

TRF3765VCO 内蔵、最大 8 個の出力に対応、300M ~ 4,800MHz、低ノイズ、整数 N 分周と分数 N 分周の PLL

データシート: PDF | HTML
リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TPS74901パワー グッドとイネーブル搭載、3A、0.8V の低入力電圧 (VIN)、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
クロック ジッタ クリーナ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
非反転バッファとドライバ

SN74LVC1G1253 ステート出力、シングル、1.65V ~ 5.5V バッファ

データシート: PDF | HTML
高速 ADC (10MSPS 超過)

ADC12J400012 ビット、4.0GSPS、RF サンプリング A/D コンバータ (ADC)

データシート: PDF | HTML
リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TLV702イネーブル搭載、300mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
AC/DC および DC/DC コンバータ (FET 内蔵)

TPS543274.5V ~ 18V 入力、3A、同期整流・降圧コンバータ

データシート: PDF | HTML
電圧レベル シフタ

SN74AVC4T774構成可能な電圧レベル シフト機能搭載、3 ステート出力、4 ビット、デュアル電源電圧バス トランシーバ

データシート: PDF | HTML

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
タイプ タイトル 最新の英語版をダウンロード 日付
* 設計ガイド 4GHz Clock for 12Bit High Speed ADCs in DSO and Wireless Testers Ref Design 2016/12/14

関連する設計リソース

ハードウェア開発

評価ボード
ADC12J4000EVM ADC12J4000 12 ビット、4.0GSPS、RF サンプリング A/D コンバータの評価基板

リファレンス・デザイン

リファレンス・デザイン
TIDA-00359 クロック・ソリューション、リファレンス・デザイン、GSPS ADC 用 TIDA-01016 信号アナライザ / ワイヤレス・テスタの RF サンプリング ADC 向けクロッキングのリファレンス・デザイン TIDA-01017 オシロスコープ、ワイヤレス・テスタ、レーダー向け高速マルチチャネル ADC クロックのリファレンス・デザイン TIDA-01021 DSO、レーダ、5G 無線テスタ向けのマルチチャネル JESD204B 15GHz クロック リファレンス デザイン TIDA-01022 DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン TIDA-01023 レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン TIDA-01024 レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B デイジーチェーン クロックのリファレンス デザイン

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。