ホーム クロックとタイミング クロック ジェネレータ
ホーム
クロックとタイミング
クロック ジェネレータ

CDCE6214

アクティブ

1 個の PLL 搭載、4 個の差動出力、超低消費電力クロック ジェネレータ

ご注文はこちら
データシート

CDCE6214

アクティブ
データシート ご注文はこちら

製品詳細

Function Clock generator Number of outputs 4 Output frequency (max) (MHz) 350 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type LVCMOS, Universal input, XTAL Output type HCSL, LVCMOS, LVDS Operating temperature range (°C) -40 to 105 Features I2C, Integrated EEPROM, Pin programmable, Serial interface Rating Catalog
Function Clock generator Number of outputs 4 Output frequency (max) (MHz) 350 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type LVCMOS, Universal input, XTAL Output type HCSL, LVCMOS, LVDS Operating temperature range (°C) -40 to 105 Features I2C, Integrated EEPROM, Pin programmable, Serial interface Rating Catalog
VQFN (RGE) 24 16 mm² 4 x 4
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)

The CDCE6214 is a four-channel, ultra-low power, medium grade jitter, clock generator that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214 features a frac-N PLL to synthesize unrelated base frequency from any input frequency. The CDCE6214 can be configured through the I2C interface. In the absence of the serial interface, the GPIO pins can be used in Pin Mode to configure the product into distinctive configurations.

The CDCE6214 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214 an easy-to-use, instant on clocking device with a low power consumption.

The CDCE6214 is a four-channel, ultra-low power, medium grade jitter, clock generator that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214 features a frac-N PLL to synthesize unrelated base frequency from any input frequency. The CDCE6214 can be configured through the I2C interface. In the absence of the serial interface, the GPIO pins can be used in Pin Mode to configure the product into distinctive configurations.

The CDCE6214 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214 an easy-to-use, instant on clocking device with a low power consumption.
filter その他の クロック ジェネレータ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
LMK5B12204 アクティブ ネットワーク同期機能搭載、BAW テクノロジー採用、超低ジッタ・クロック・ジェネレータ This product has more robust jitter performance and built-in network synchronization capabilities.

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCE6214 Ultra-Low Power Clock Generator With One PLL, Four Differential Outputs, Two Inputs, and Internal EEPROM データシート (Rev. A) PDF | HTML 2025年 7月 29日
アプリケーション・ノート Clocking for PCIe Applications PDF | HTML 2023年 11月 28日
ユーザー・ガイド CDCE6214-Q1 Registers (Rev. B) 2019年 11月 27日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCE6214-Q1EVM — 4 組の差動出力と 1 個の 1 LVCMOS 出力搭載、クロック ジェネレータの評価基板

CDCE6214-Q1 評価基板 (EVM) は、超低消費電力クロック ジェネレータである CDCE6214-Q1 の評価プラットフォームです。この
評価基板は、CDCE6214-Q1 と通信するための I2C バスにアクセスできるように、USB ベースのインターフェイスを実装しています。ピン制御モードで、このデバイスを特定の動作モードに設定できます。
ユーザー ガイド: PDF
TI.com で取り扱いなし
ハードウェア・プログラミング・ツール

ACROVIEW-3P-AP6000 — AP6000 programmer support all TI programmable chips, including EP Product, Power ICs, and Gauge ICs

AP6000, launched by Acroview, is a universal programmer designed to support TI ICs across all series. Leveraging Acroview's highly skilled algorithm R&D engineering team, it delivers the fastest chip support speed in the industry.The AP6000 is capable of programming 8 chips simultaneously, and (...)

購入先：Acroview Technology Co.,Ltd.
パートナー サイトへアクセス
ハードウェア・プログラミング・ツール

ACROVIEW-3P-AP8000 — AP8000 Universal Programming System, including all TI programmable chips.

AP8000 is a leading technology platform of Universal Programming developed by Acroview. We have an accomplished team of algorithm R&D engineers, to offer the fastest chip support software development service among the industry. The AP8000 can support the programming of 8 chips simultaneously. (...)

購入先：Acroview Technology Co.,Ltd.
パートナー サイトへアクセス
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGE) 24 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ