ホーム データ・コンバータ A/D コンバータ (ADC) 高速 ADC（≧10 MSPS）
ホーム
データ・コンバータ
A/D コンバータ (ADC)
高速 ADC（≧10 MSPS）
新規

ADC3649

アクティブ

LVDS インターフェイスと最大 32,768 倍のデシメーション機能搭載、14 ビット、2 チャネル、500MSPS ADC

ご注文はこちら
データシート

ADC3649

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 500 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS Analog input BW (MHz) 1400 Features Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Input buffer, Low power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 600 Architecture Pipeline SNR (dB) 74 ENOB (Bits) 12 SFDR (dB) 83 Operating temperature range (°C) -40 to 105 Input buffer Yes
Sample rate (max) (Msps) 500 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS Analog input BW (MHz) 1400 Features Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Input buffer, Low power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 600 Architecture Pipeline SNR (dB) 74 ENOB (Bits) 12 SFDR (dB) 83 Operating temperature range (°C) -40 to 105 Input buffer Yes
VQFNP (RTD) 64 81 mm² 9 x 9
  • 14 ビット、デュアル チャネル 250/500MSPS ADC
  • ノイズ スペクトル密度：-158.5dBFS/Hz
  • 熱ノイズ：74.5dBFS
  • シングル コア (非インターリーブ) ADC アーキテクチャ
  • 消費電力：
    • 300mW / チャネル (500MSPS)
    • 250mW / チャネル (250MSPS)
  • アパーチャ ジッタ：75fs
  • バッファ付きアナログ入力
    • プログラム可能な 100Ω～200Ω 終端
  • 入力フルスケール：2Vpp
  • フルパワー入力帯域幅 (-3dB)：1.4GHz
  • スペクトル性能 (fIN = 70MHz、-1dBFS 時)：
    • 信号対雑音比：73.8dBFS
    • SFDR HD2、3：84dBc
    • SFDR の最大スプリアス：90dBFS
  • デジタル ダウンコンバータ (DDC)
    • 最大 4 つの独立した DDC
    • 複素数と実数のデシメーション
    • デシメーション：/2、/4～/32768 のデシメーション
    • 48 ビット NCO による位相コヒーレント周波数ホッピング
  • DDR、シリアル LVDS インターフェイス
    • DDC バイパス用の 14 ビット パラレル DDR LVDS
    • デシメーション用の 16 ビット シリアル LVDS
    • 高比率デシメーション用の 32 ビット出力オプション
  • 14 ビット、デュアル チャネル 250/500MSPS ADC
  • ノイズ スペクトル密度：-158.5dBFS/Hz
  • 熱ノイズ：74.5dBFS
  • シングル コア (非インターリーブ) ADC アーキテクチャ
  • 消費電力：
    • 300mW / チャネル (500MSPS)
    • 250mW / チャネル (250MSPS)
  • アパーチャ ジッタ：75fs
  • バッファ付きアナログ入力
    • プログラム可能な 100Ω～200Ω 終端
  • 入力フルスケール：2Vpp
  • フルパワー入力帯域幅 (-3dB)：1.4GHz
  • スペクトル性能 (fIN = 70MHz、-1dBFS 時)：
    • 信号対雑音比：73.8dBFS
    • SFDR HD2、3：84dBc
    • SFDR の最大スプリアス：90dBFS
  • デジタル ダウンコンバータ (DDC)
    • 最大 4 つの独立した DDC
    • 複素数と実数のデシメーション
    • デシメーション：/2、/4～/32768 のデシメーション
    • 48 ビット NCO による位相コヒーレント周波数ホッピング
  • DDR、シリアル LVDS インターフェイス
    • DDC バイパス用の 14 ビット パラレル DDR LVDS
    • デシメーション用の 16 ビット シリアル LVDS
    • 高比率デシメーション用の 32 ビット出力オプション

ADC3648 と ADC3649 (ADC364x) は、14 ビット、250MSPS および 500MSPS、デュアル チャネル A/D コンバータ (ADC) です。これらのデバイスは高い信号対雑音比 (SNR) を実現するよう設計されており、-158.5dBFS/Hz (500MSPS) のノイズ スペクトル密度を実現します。

電力効率の優れた ADC アーキテクチャは、500MSPS で 300mW/ch の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 250mW/ch)。

ADC364x は、オプションのクワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。

ADC364x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、14 ビット幅のパラレル DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。

ADC3648 と ADC3649 (ADC364x) は、14 ビット、250MSPS および 500MSPS、デュアル チャネル A/D コンバータ (ADC) です。これらのデバイスは高い信号対雑音比 (SNR) を実現するよう設計されており、-158.5dBFS/Hz (500MSPS) のノイズ スペクトル密度を実現します。

電力効率の優れた ADC アーキテクチャは、500MSPS で 300mW/ch の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 250mW/ch)。

ADC364x は、オプションのクワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。

ADC364x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、14 ビット幅のパラレル DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。
filter その他の 高速 ADC（≧10 MSPS） を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC364x デュアル チャネル、14 ビット、250MSPS および 500MSPS A/D コンバータ (ADC) データシート (Rev. A 翻訳版) PDF | HTML 最新英語版 (Rev.B) PDF | HTML 2025年 3月 24日
アプリケーション・ノート Improving MSPS ADC’s SFDR While Relaxing AAF Requirements and Using Integrated DDC Features PDF | HTML 2025年 2月 18日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC3669EVM — ADC3669 評価基板

ADC3669 評価モジュール (EVM) は、ADC3669 ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、LVDS インターフェイス付きの 16 ビット、デュアル チャネル 500MSPS ADC である ADC3669 を実装しており、すべての分解能、サンプル レートと、ファミリのシングル チャネルまたはデュアル チャネルのデバイスを評価できます。
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFNP (RTD) 64 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ