評価基板 (EVM) 向けの GUI
データシート
ADC12QJ1600
- ADC コア：
- 分解能：12 ビット
- 最大サンプリング レート：1.6GSPS
- インターリーブなしのアーキテクチャ
- 内部ディザリングにより高次高調波を低減
- パフォーマンス仕様 (–1dBFS)：
- SNR (100MHz)：57.4dBFS
- ENOB (100MHz)：9.1 ビット
- SFDR (100MHz)：64dBc
- ノイズ フロア (–20dBFS)：–147dBFS
- フルスケール入力電圧：80mVPP-DIFF
- フルパワー入力帯域幅：6GHz
- JESD204C シリアル データ インターフェイス
- 合計 2～8 (クワッド / デュアル チャネル) または 1～4 (シングル チャネル) の SerDes レーン数に対応
- 最大ボー レート：17.16Gbps
- 64B/66B と 8B/10B のエンコード モード
- Subclass-1 サポートによる決定論的レイテンシ
- JESD204B レシーバと互換
- 内部サンプリング クロック生成のオプション
- PLL および VCO (7.2～8.2GHz) 内蔵
- SYSREF ウィンドウ処理により同期が簡単
- 4 つのクロック出力によりシステム クロック供給を簡素化
- FPGA または隣接 ADC 用のリファレンス クロック
- SerDes トランシーバ用のリファレンス クロック
- パルス式システム用のタイムスタンプ入力および出力
- 消費電力 (1GSPS)：
- クワッド チャネル：477mW/チャネル
- デュアル チャネル：700mW/チャネル
- シングル チャネル：1000 mW
- 電源：1.1V、1.9V
ADC12xJ1600 は、クワッド、デュアル、シングル チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ1600 は低消費電力、高いサンプリング レート、12 ビットの分解能により、各種マルチチャネル通信およびテスト システムに適しています。
6GHz のフルパワー入力帯域幅 (-3dB) により、L バンドと S バンドの直接 RF サンプリングが可能です。
システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例：サンプリング クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部フェーズ ロック ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力を備えています。パルス式システムのためにタイムスタンプ入力および出力を備えています。
JESD204C シリアル インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス モードは、2～8 レーン (デュアル チャネルとクワッド チャネルのデバイスの場合)、または 1～4 レーン (シングル チャネル デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。
お客様が関心を持ちそうな類似品
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | ADC12xJ1600 クワッド / デュアル / シングル チャネル、1.6GSPS、12 ビット A/D コンバータ (ADC)、JESD204C インターフェイス搭載 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2024年 11月 18日 |
| アプリケーション・ノート | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025年 3月 28日 | |||
| アプリケーション・ノート | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025年 3月 26日 | |||
| アプリケーション概要 | Time of Flight and LIDAR - Optical Front End Design (Rev. A) | PDF | HTML | 2022年 4月 29日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
ADC12QJ1600EVM — ADC12QJ1600 JESD204C インターフェイス搭載、クワッドチャネル、12 ビット、1.6GSPS ADC の評価基板
ADC12QJ1600 評価基板 (EVM) は、ADC12QJ1600-Q1 ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、4 チャネル、1.6GSPS の ADC、ADC12QJ1600-Q1 を実装しており、12 ビット ファミリのすべてのサンプル レート、およびシングル、デュアル、4 チャネルの車載または産業用グレードのデバイスを評価できます。
ユーザー ガイド: PDF
評価ボード
TSW12QJ1600EVM — ADC12QJ1600-Q1 8 チャネル (同期 4 チャネル x 2 組)、12 ビット、1.6GSPS、JESD204C インターフェイス搭載 ADC の評価基板
TSW12QJ1600 評価基板 (EVM) は、さまざまなフロントエンド オプションを備えた ADC12QJ1600-Q1 シリーズの高速度アナログ-デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット クワッドチャネル 1.6GSPS ADC であるデュアル ADC12QJ1600-Q1 を実装しており、複数の ADC 同期と確定的なレイテンシの評価を実施できるほか、さまざまなフロントエンド オプション（AC 結合トランス、LMH32401 を使用する DC 結合オプション）を使用して ADC (...)
ユーザー ガイド: PDF
シミュレーション・モデル
ADC09xJ800, ADC09xJ1300, ADC12xJ800 and ADC12xJ1600 IBIS-AMI Model (Rev. A)
SBAM512A.ZIP (22293 KB) - IBIS-AMI Model
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。