ホーム ロジックと電圧変換 電圧変換機能と電圧レベル・シフタ グランド レベルシフタ
ホーム
ロジックと電圧変換
電圧変換機能と電圧レベル・シフタ
グランド レベルシフタ
新規

TXG8021-Q1

プレビュー

車載、±80V、2 ビット、固定方向、グランドの変化を許容できるレベル シフタ、1:1 チャネル構成

ご注文はこちら
データシート

TXG8021-Q1

プレビュー
データシート ご注文はこちら

製品詳細

Rating Automotive Technology family TXG Applications GPIO, UART Ground offset voltage (max) (V) 80 Bits (#) 2 CMTI (V/µs) 250 Data rate (max) (Mbps) 250 Vin (min) (V) 1.71 Vin (max) (V) 5.5 Vout (min) (V) 1.71 Vout (max) (V) 5.5 Output type 3-State Topology Push-Pull Forward/reverse channels 1 forward / 1 reverse Isolation rating Functional Prop delay (ns) 5.9 Current consumption per channel (1 Mbps) (typ) (mA) 2 Features AEC Q100, Partial power down (Ioff)
Rating Automotive Technology family TXG Applications GPIO, UART Ground offset voltage (max) (V) 80 Bits (#) 2 CMTI (V/µs) 250 Data rate (max) (Mbps) 250 Vin (min) (V) 1.71 Vin (max) (V) 5.5 Vout (min) (V) 1.71 Vout (max) (V) 5.5 Output type 3-State Topology Push-Pull Forward/reverse channels 1 forward / 1 reverse Isolation rating Functional Prop delay (ns) 5.9 Current consumption per channel (1 Mbps) (typ) (mA) 2 Features AEC Q100, Partial power down (Ioff)
SOIC (D) 8 29.4 mm² 4.9 x 6
  • AEC-Q100 qualified for automotive applications
  • Supports DC shifts up to ±80V
  • AC Noise Rejection of 140VPP up to 1MHz
  • CMTI of 250V/µs
  • Low Prop Delay (<5ns) and Ch-Ch Skew (<0.20ns)
  • Greater than 250Mbps
  • Low power consumption (0.8mA per channel at 1Mbps, 1.8V)
  • Fully configurable dual-rail design allows each port to operate from 1.71V to 5.5V
  • 4, 2, 1 channel devices with multiple configurations will be available
  • Two device variants:
    • TXG8020-Q1: 2 forward
    • TXG8021-Q1: 1 forward, 1 reverse
  • Supports VCC disconnect feature (I/Os are forced into high-Z)
  • Schmitt-trigger inputs allows for slow and noisy signals
  • Inputs with integrated static pull-down resistors prevent channels from floating
  • Operating temperature from –40°C to +125°C
  • Latch-up performance exceeds 100mA per JESD 78, class II
    • ESD protection exceeds JESD 22
    • 4000V human-body model
    • 500V charged-device model
  • Package options provided:
    • DSG (WSON-8)
    • DDF (SOT-8)
    • D (SOIC-8)
  • AEC-Q100 qualified for automotive applications
  • Supports DC shifts up to ±80V
  • AC Noise Rejection of 140VPP up to 1MHz
  • CMTI of 250V/µs
  • Low Prop Delay (<5ns) and Ch-Ch Skew (<0.20ns)
  • Greater than 250Mbps
  • Low power consumption (0.8mA per channel at 1Mbps, 1.8V)
  • Fully configurable dual-rail design allows each port to operate from 1.71V to 5.5V
  • 4, 2, 1 channel devices with multiple configurations will be available
  • Two device variants:
    • TXG8020-Q1: 2 forward
    • TXG8021-Q1: 1 forward, 1 reverse
  • Supports VCC disconnect feature (I/Os are forced into high-Z)
  • Schmitt-trigger inputs allows for slow and noisy signals
  • Inputs with integrated static pull-down resistors prevent channels from floating
  • Operating temperature from –40°C to +125°C
  • Latch-up performance exceeds 100mA per JESD 78, class II
    • ESD protection exceeds JESD 22
    • 4000V human-body model
    • 500V charged-device model
  • Package options provided:
    • DSG (WSON-8)
    • DDF (SOT-8)
    • D (SOIC-8)

The TXG802x-Q1 is a 2-bit, fixed direction, non-galvanic based voltage and ground-level translator that can support both logic-level shifting between 1.71V to 5.5V and ground-level shifting up to ±80V. Compared to traditional level shifters, the TXG802x-Q1 family can solve the challenges of voltage translation across different ground levels. The Simplified Diagram shows a common use case where DC shift occurs between GNDA to GNDB due to parasitic resistance or capacitance.

VCCA is referenced to GNDA and VCCB is referenced to GNDB. Ax pins are referenced to VCCA logic level while Bx pins are referenced to VCCB logic levels. Both A port and B port can accept voltages from 1.71V to 5.5V. The leakage between GNDA and GNDB is <2µA when VCC to GND is shorted.

The TXG802x-Q1 device helps improve noise immunity and power sequencing across different ground domains while providing low power consumption, latency and channel-to-channel skew. It can supress noise levels of 140VPP up to 1MHz (Figure 7-4). This device can support multiple interfaces such as UART, GPIO, and JTAG.

The TXG802x-Q1 is a 2-bit, fixed direction, non-galvanic based voltage and ground-level translator that can support both logic-level shifting between 1.71V to 5.5V and ground-level shifting up to ±80V. Compared to traditional level shifters, the TXG802x-Q1 family can solve the challenges of voltage translation across different ground levels. The Simplified Diagram shows a common use case where DC shift occurs between GNDA to GNDB due to parasitic resistance or capacitance.

VCCA is referenced to GNDA and VCCB is referenced to GNDB. Ax pins are referenced to VCCA logic level while Bx pins are referenced to VCCB logic levels. Both A port and B port can accept voltages from 1.71V to 5.5V. The leakage between GNDA and GNDB is <2µA when VCC to GND is shorted.

The TXG802x-Q1 device helps improve noise immunity and power sequencing across different ground domains while providing low power consumption, latency and channel-to-channel skew. It can supress noise levels of 140VPP up to 1MHz (Figure 7-4). This device can support multiple interfaces such as UART, GPIO, and JTAG.
filter その他の グランド レベルシフタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TXG802x-Q1 2-bit , ± 80V Ground-Level Translator データシート PDF | HTML 2025年 5月 27日
技術記事 不均一なグランド？革新的なグランド レベル変換機能により、オフセットの課題に対処 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 6月 5日
技術記事 接地電位不均？以新型的接地電平轉換器解決偏移挑戰 (Rev. A) PDF | HTML 2025年 6月 5日
技術記事 접지가 불안정하신가요? 새로운 접지 레벨 트랜스레이터로 오 프셋 문제를 해결하세요. (Rev. A) PDF | HTML 2025年 6月 5日
アプリケーション概要 Not All Grounds Are 0V PDF | HTML 2025年 5月 21日
製品概要 TI's Latest Ground-Level Translators PDF | HTML 2025年 5月 7日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ