LP2996A

LP2996-NおよびLP2996Aリニア・レギュレータは、DDR-SDRAMに関するJEDEC SSTL-2仕様を満たすよう設計されています。これらのデバイスはDDR2もサポートしています。LP2996AはDDR3およびDDR3L VTTバスの終端をサポートし、V_DDQの最小値は1.35Vです。これらのデバイスには高速のオペアンプが搭載されているため、負荷過渡応答が非常に優れています。出力ステージでは貫通電流が防止され、DDR-SDRAM終端での必要に応じて、アプリケーションで1.5Aの連続的な電流と、最大3Aの過渡ピーク電流を供給できます。LP2996-NおよびLP2996AにはVSENSEピンも搭載され、優れた負荷レギュレーションを行うとともに、チップセットとDIMMの基準電圧としてVREF出力を供給します。

LP2996-NおよびLP2996Aには追加機能として、アクティブLOWのシャットダウン(SD)ピンがあり、Suspend-to-RAM (STR)機能を提供します。SDがLOWに設定されると、VTT出力がtri-stateになり、高インピーダンス出力を供給しますが、VREFはアクティブに維持されます。このモードでは、低い静止電流によって消費電力を削減できます。

LP2998およびLP2998-Q1デバイスは、車載用途およびDDRアプリケーションで、氷点下の温度で動作が必要とされる場合にお勧めします。

アプリケーション設計者はWEBENCH設計ツールを使用して、LP2998およびLP2998-Q1を使用するアプリケーションの生成、最適化、シミュレーションを実行できます。