数据表
ADC12QJ1600-SP
- 辐射性能:
- 电离辐射总剂量 (TID):300krad (Si)
- 单粒子锁定 (SEL):120MeV-cm2/mg
- 单粒子翻转 (SEU) 抗扰度寄存器
- ADC 内核:
- 分辨率:12 位
- 最大采样率:1.6GSPS
- 非交错式架构
- 内部抖动可减少高次谐波
- 性能规格 (–1dBFS):
- SNR (100MHz):57.4dBFS
- ENOB (100MHz):9.1 位
- SFDR (100MHz):64dBc
- 本底噪声 (–20dBFS):–147dBFS
- 满量程输入电压:800mVPP-DIFF
- 全功率输入带宽:6GHz
- JESD204C 串行数据接口:
- 总共支持 2 至 8 个串行器/解串器通道
- 最大波特率:17.16Gbps
- 64B/66B 和 8B/10B 编码模式
- 子类 1 支持确定性延迟
- 与 JESD204B 接收器兼容
- 可选的内部采样时钟生成
- 内部 PLL 和 VCO (7.2–8.2GHz)
- SYSREF 窗口可简化同步
- 四个时钟输出可简化系统时钟
- FPGA 或相邻 ADC 的参考时钟
- 串行器/解串器收发器的参考时钟
- 脉冲系统的时间戳输入和输出
- 功耗 (1GSPS):1.9W
- 电源:1.1V、1.9V
ADC12QJ1600-SP 是一款四通道、12 位、1.6GSPS 模数转换器 (ADC)。该器件具有低功耗、高采样率和 12 位分辨率,适合用于各种多通道通信系统。
6GHz 的全功率输入带宽 (-3dB) 还支持 L 频带和 S 频带的直接射频采样。
包含许多时钟功能以放宽系统硬件要求,例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL),用于生成采样时钟。提供了四个时钟输出,以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。
JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道(双通道和四通道器件)或 1 至 4 个通道(单通道器件)和高达 17.16Gbps 的串行器/解串器波特率,从而使每个应用能够实现最佳配置。
您可能感兴趣的相似产品
功能与比较器件相同,且具有相同引脚
技术文档
未找到结果。请清除搜索并重试。
查看全部 4 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | ADC12QJ1600-SP 具有 JESD204C 接口的四通道 1.6GSPS 12 位模数转换器 (ADC) 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2025年 3月 17日 |
* | 辐射与可靠性报告 | ADC12QJ1600-SHP Production Flow and Reliability Report | 2025年 3月 10日 | |||
应用简报 | 经 DLA 批准的 QML 产品优化 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2024年 10月 28日 | |
技术文章 | How SHP in plastic packaging addresses 3 key space application design challenges | PDF | HTML | 2022年 10月 17日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
ADC12QJ1600EVM — ADC12QJ1600 具有 JESD204C 接口的四通道 12 位 1.6GSPS ADC 评估模块
ADC12QJ1600 评估模块 (EVM) 用于评估 ADC12QJ1600-Q1 系列高速模数转换器 (ADC)。该 EVM 装配了 ADC12QJ1600-Q1,后者是一款具有 JESD204B 接口的 12 位四通道 1.6GSPS ADC,可评估 12 位系列中的所有采样率和单通道、双通道和四通道汽车类或工业级器件。
用户指南: PDF
评估板
TSW12QJ1600EVM — ADC12QJ1600-Q1 8 通道(两个同步 4 通道)12 位 1.6GSPS JESD204C 接口 ADC 评估模块
TSW12QJ1600 评估模块 (EVM) 用于评估具有不同前端选项的 ADC12QJ1600-Q1 系列高速模数转换器 (ADC)。该 EVM 装配了双通道 ADC12QJ1600-Q1(一个具有 JESD204B 接口的 12 位四通道 1.6GSPS ADC),可评估多个 ADC 同步和确定性延迟,并使用各种前端选项(交流耦合变压器;具有 LMH32401 的直流耦合选项)测试 ADC 的性能。该设计还展示了如何通过从一个 ADC 到另一个 ADC 菊链式连接 PLL 基准输出(PLLREFO+、PLLREFO-)来简化时钟方案,无需采用 JESD 器件通常需要的时钟分配芯片。
用户指南: PDF
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
FCCSP (ALR) | 144 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。