TIDA-01024

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏移调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。该参考设计支持在菊花链配置中增加 JESD204B 同步时钟。该设计采用 TI 的 LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，可提供多通道 JESD204B 时钟，能够实现低于 10ps 的时钟间偏移。此设计在 3GSPS 环境中经过 TI ADC12DJ3200 EVM 的检测，具有更好的 SNR 性能，通道间偏移低于 50ps。本文对所有重要设计理论都进行了阐释说明、可指导用户完成器件选择流程和设计优化。最后，本文还包含原理图、电路板布局、硬件测试和测试结果。

特性