高速多通道应用需要精确的时钟解决方案来管理通道间偏移，以实现最佳系统 SNR、SFDR 和 ENOB。本参考设计通过 TI 的 LMX2594 宽带 PLL 及集成式 VCO，可为 JESD204B 接口生成 10MHz 至 15GHz 的时钟信号和 SYSREF，从而支持两块独立板卡上的两个高速通道。时钟频率为 15GHz 时，10KHz 偏移相位噪声小于 -104dBc/Hz。 通过使用 TI 的 ADC12DJ3200 高速转换器 EVM，可实现小于 10ps 的板对板时钟偏斜以及 49.6dB 的 SNR（输入信号为 5.25GHz）。本文对所有重要设计理论都进行了阐释说明，可指导用户完成器件选择流程和设计优化。 最后，此设计还包含原理图、电路板布局、硬件测试和结果。
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
下载现成的系统文件，加快您的设计过程。
在设计中包括 TI 产品和可能的替代产品。
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 设计指南 | 适用于DSO、雷达和5G 无线测试仪的多通道JESD204B 15GHz 时钟参考设计 (Rev. A) | 英语版 (Rev.A) | 2017-10-24 | ||
| 技术文章 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019-6-4 | |||
| 技术文章 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017-8-28 |