TIDA-00353

JESD204B 串行链路的均衡器优化

TIDA-00353

设计文件

概述

采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC),该转换器利用去加重均衡技术来准备供传输的 7.4 Gbps 串行数据。通过配置,用户可以优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD),以便反向匹配信道特征。实验表明可通过 20 英寸 FR-4 材料以全数据速率接收清晰的数据眼图。

特性
  • 使用低成本 PCB 材料实现高性能 JESD204B 串行链路
  • 了解有损通道的局限性并通过均衡技术突破限制
  • 使用基于公式的方法来优化 ADC16DX370 的均衡特性
  • 此参考设计已经过测试,并包含 EVM、配置软件和用户指南
下载 观看带字幕的视频 视频

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDU551.PDF (1256 KB)

参考设计概述和经过验证的性能测试数据

TIDRBP3.ZIP (2524 KB)

元件放置方式设计布局的详细原理图

TIDRBP4.ZIP (2545 KB)

元件放置方式设计布局的详细原理图

TIDRBP2.PDF (83 KB)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDRBP7.ZIP (1431 KB)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDRBP8.ZIP (183 KB)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDC748.ZIP (706 KB)

包含设计 PCB 物理板层信息的设计文件

TIDRBP5.PDF (1014 KB)

用于生成 PCB 设计布局的 PCB 层图文件

TIDRBP6.ZIP (1259 KB)

用于生成 PCB 设计布局的 PCB 层图文件

TIDRBP1.PDF (310 KB)

设计布局和元件的详细原理图

产品

在设计中包括 TI 产品和可能的替代产品。

时钟抖动清除器

LMK04828具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

数据表: PDF | HTML
高速 ADC (≥10 MSPS)

ADC16DX370双通道、16 位、370MSPS 模数转换器 (ADC)

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

LP3878-ADJ具有使能功能的 800mA、16V、可调节低压降稳压器

数据表: PDF | HTML
射频 VGA

LMH6521高性能双通道 DVGA

数据表: PDF | HTML
电压转换器

SN74AVC4T774具有可配置电压电平转换和三态输出的四位双电源总线收发器

数据表: PDF | HTML

开始开发

硬件

评估板

ADC16DX370EVM — ADC16DX370 评估模块

The ADC16DX370EVM is an evaluation module used for evaluation of the ADC16DX370.  The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

EVM用户指南: PDF
支持的产品和硬件

支持的产品和硬件

硬件开发
参考设计
TIDA-00353 JESD204B 串行链路的均衡器优化
有库存
限制:
TI.com 上缺货
TI.com 上无现货

ADC16DX370EVM ADC16DX370 评估模块

close
最新版本
版本: null
发布日期:
硬件开发
参考设计
TIDA-00353 JESD204B 串行链路的均衡器优化

软件

评估模块 (EVM) 用 GUI

SLAC657 — ADC16DX370EVM Configuration GUI Installer

支持的产品和硬件

支持的产品和硬件

硬件开发
参考设计
TIDA-00353 JESD204B 串行链路的均衡器优化
评估板
ADC16DX370EVM ADC16DX370 评估模块
下载选项

SLAC657 ADC16DX370EVM Configuration GUI Installer

close
最新版本
版本: 01.00.00.0A
发布日期: 2014-9-16
lock = 需要出口许可(1 分钟)
硬件开发
参考设计
TIDA-00353 JESD204B 串行链路的均衡器优化
评估板
ADC16DX370EVM ADC16DX370 评估模块

发布信息

The design resource accessed as www.ti.com.cn/lit/zip/slac657 or www.ti.com.cn/lit/xx/slac657a/slac657a.zip has been migrated to a new user experience at www.ti.com.cn/tool/cn/download/SLAC657. Please update any bookmarks accordingly.

技术文档

star
= TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 设计指南 Equalization Optimization of the ADC16DX370 JESD204B Serial Link Design Guide 2014-10-23

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持