SN74LVCH32373A
- テキサス・インスツルメンツの Widebus+™ ファミリ製品
- 1.65V～3.6V で動作
- 5.5V までの入力電圧に対応
- 最大 tpd：4.2ns (3.3V 時)
- 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
- 標準 VOHV (出力 VOH アンダーシュート) > 2V (VCC = 3.3V、TA = 25℃)
- Ioff により部分的パワーダウン・モードでの動作をサポート
- ミクストモード・シグナル動作をサポート (3.3V VCC で 5V の入力または出力電圧)
- データ入力時のバス・ホールドにより、外付けプルアップ / プルダウン抵抗が不要
- JESD 17 準拠で 250mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護
- 2000V、人体モデル (A114-A)
- 200V、マシン・モデル (A115-A)
この 32 ビット・トランスペアレント D タイプ・ラッチは、1.65V～3.6V の VCC で動作するように設計されています。
SN74LVCH32373A は、バッファ・レジスタ、I/O ポート、双方向バス・ドライバ、作業レジスタの実装に特に適しています。本デバイスは 4 つの 8 ビット・ラッチ、2 つの 16 ビット・ラッチ、1 つの 32 ビット・ラッチのいずれかとして使用できます。ラッチ・イネーブル (LE) 入力が HIGH の場合、Q 出力はデータ (D) 入力に従います。LE を LOW にすると、D 入力で設定されたレベルで Q 出力がラッチされます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74LVCH32373A 3 ステート出力、32 ビット、トランスペアレント D タイプ・ラッチ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | 2021/10/16 | |
| アプリケーション・ノート | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 | |||
| アプリケーション・ノート | An Overview of Bus-Hold Circuit and the Applications (Rev. B) | 2018/09/17 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| NFBGA (NMJ) | 96 | Ultra Librarian |