データシート
CD4027B
- セット・リセット機能
- 静的フリップ・フロップ動作：クロックがHIGH または LOW レベルの間は状態を継続して維持
- 中程度の速度での動作：10V で 16MHz (標準値) のクロック・トグル・レート
- 標準化された対称出力特性
- 20V で静止電流を 100% テスト済み
- パッケージの温度範囲全体にわたって 18V 時に最大入力電流 1µA、25℃ では 18V 時に 100nA
- ノイズ・マージン (パッケージの全温度範囲にわたって)：
- VDD = 5V で 1V
- VDD = 10V で 2V
- VDD = 15V で 2.5V
- 5V、10V、15V のパラメータ定格
- JEDEC 暫定標準 No. 138 『standard specifications for description of ’B’ series CMOS devices』 のすべての要求事項に適合
CD4027B は、2 つの同一の相補対称型 J-K フリップ・フロップを搭載した、シングル・モノリシック・チップ IC です。各フリップ・フロップは、J、K、セット、リセット、クロックの入力信号を備えています。バッファ付きの Q 信号および Q 信号を出力として備えています。この入出力構成により、RCA-CD4013B デュアル D タイプ・フリップ・フロップとの共存動作が可能です。
CD4027B は、制御、レジスタ、トグルの機能を実行するときに便利です。J および K 入力のロジック・レベルと、内部の自己制御によって各フリップ・フロップの状態が決まります。フリップ・フロップの状態は、クロック・パルスの立ち上がりに同期して変化します。セットおよびリセット機能は、クロックとは独立しており、セットまたはリセット入力に HIGH レベル信号が印加されたときに動作を開始します。
CD4027B タイプは、 16 リードのハーメチック・デュアル・インライン・セラミック・パッケージ (F3A サフィックス)、16 リードのデュアル・インライン・プラスチック・パッケージ (E サフィックス)、16 リードのスモール・アウトライン・パッケージ (M、M96、MT、NSR サフィックス)、16 リードのシン・シュリンク・スモール・アウトライン・パッケージ (PW および PWR サフィックス) で供給されます。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CD4027B CMOS デュアル J-K フリップ・フロップ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2021年 12月 17日 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点