TIDEP0060
DSP+ARM SoC を使用した最適化されたレーダー システムのリファレンス デザイン
TIDEP0060
概要
このリファレンス デザインは、高速データコンバータへの接続に FPGA や ASIC を使用している最新のレーダー システム デベロッパーを対象にしており、性能の向上、コスト、消費電力、サイズの大幅低減により、開発期間の短縮が可能になり、JESD204B インターフェイスとデジタル フロント エンド (DFE) 処理機能を統合した広範囲で利用できる初のプロセッサを搭載しています。ADC14X250 と DAC38J84 を接続すると、レーダー、電子戦、コンピューティング プラットフォーム、トランスポンダなど、航空と防衛の各アプリケーションに適した効率的なソリューションを実現できます。
特長
- JESD204B を介して、シグナル プロセッサとデータ コンバータの統合を容易に実現
- ADC14X250 に接続した場合、100MHz シングル チャネルのサンプリング
- フィルタリング、ダウンサンプリング、アップサンプリングに適した DFE 処理。FFTC ハードウェア アクセラレータにより、計算集約型の 2D FFT 演算の負荷をオフロードし、低レイテンシと高精度を実現
- デジタル信号プロセッサ (DSP)、ADC および DAC ボード、デモ ソフトウェア、設定用 GUI、およびスタートガイドが含まれる JESD 接続の信号処理ソリューションによる広帯域サンプリング
- 3 つの EVM、決定論的レイテンシ カード、回路図、BOM、ユーザ ガイド、ベンチマーク、ソフトウェア、およびデモを含む堅牢なデモおよび開発プラットフォーム
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRKG4.PDF (100 KB)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
技術資料
=
TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
| タイプ | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | 設計ガイド | Optimized Radar System Design Using a DSP+ARM SoC and ADC14X250 Design Guide | 2015/12/08 | |||
| アプリケーション・ノート | 66AK2L06 JESD Attachment to ADC14X250/DAC38J84 (Rev. A) | 2016/06/24 | ||||
| ホワイト・ペーパー | Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce | 2015/12/17 | ||||
| 製品概要 | 66AK2L06 SoC Product Bulletin | 2015/04/15 |