TIDA-00467

同期整流マルチ JESD204B ADC、エミッタ・ポジション・ロケーション、リファレンス・デザイン

TIDA-00467

設計ファイル

概要

A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual measured data. This application design will discuss how multiple Analog to Digital Converters (ADCs) with a JESD204B interface can be synchronized so that the
sampled data from the ADCs are phase aligned.

特長
  • Synchronized 2 giga sample ADCs sampling at 3.072GHz
  • System expandable to more than 2 ADCs
  • Phase variation less than 1 ADC clock period
  • Easy to use software interface for control and data acquisition
  • Excellent spur and noise perfromance of ADC at 3.072GHz
  • This design is tested and includes software, demo hardware and a design guide.
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU851.PDF (604 KB)

リファレンス デザインの概要と検証済みの性能テスト データ

TIDRE87.PDF (1262 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRE88.PDF (117 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRE85.PDF (318 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRE86.PDF (216 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRE90.ZIP (9933 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCA48.ZIP (712 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDCA49.ZIP (1437 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRE89.PDF (2955 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRE83.PDF (1278 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRE84.PDF (251 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

クロック ジッタ クリーナ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
高速 ADC (10MSPS 超過)

ADC12J400012 ビット、4.0GSPS、RF サンプリング A/D コンバータ (ADC)

データシート: PDF | HTML

開発の開始

ソフトウェア

サポート・ソフトウェア

TIDCA50 — TIDA-00467 Software

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

ハードウェア開発
リファレンス・デザイン
TIDA-00467 同期整流マルチ JESD204B ADC、エミッタ・ポジション・ロケーション、リファレンス・デザイン
ダウンロードオプション

TIDCA50 TIDA-00467 Software

close
最新バージョン
バージョン: 01.00.00.00
リリース日: 2015/04/12
ハードウェア開発
リファレンス・デザイン
TIDA-00467 同期整流マルチ JESD204B ADC、エミッタ・ポジション・ロケーション、リファレンス・デザイン

リリース情報

The design resource accessed as www.ti.com/lit/zip/tidca50 or www.ti.com/lit/xx/tidca50/tidca50.zip has been migrated to a new user experience at www.ti.com/tool/jp/download/TIDCA50. Please update any bookmarks accordingly.

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
タイプ タイトル 最新の英語版をダウンロード 日付
* 設計ガイド Synchronizing Multiple JESD204B ADCs for Emitter Position Location Design Guide 2015/03/24

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。