This reference design is a 12-Gbps low-cost bit error tester (BERT) capable of generating and checking up to 8 channels of pseudo-random binary sequences (PRBS). This validated design is a convenient way to generate multi-channels high speed serial bit streams of up to 12-Gbps, and checking incoming serial bit streams for possble bit errors. This design can be used as a hand-held BERT useful for evaluating the signal integrity and bit error error performance of a high speed sub-system.
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
設計や代替製品候補に TI 製品を含めます。
| タイプ | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | 設計ガイド | 12-Gbps BERT Board Reference Design | 2016/05/16 | |||
| 技術記事 | Eye doctor: Reflections and how to deal with them in high-speed systems | PDF | HTML | 2016/09/08 |