JAJSX65A August   2025  – October 2025 LMK3H2104 , LMK3H2108

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C の特性
  7. 6 パラメータ測定情報
    1. 6.1 LP-HCSL テストまたはシミュレーション負荷
    2. 6.2 LVDS テスト負荷
    3. 6.3 LVCMOS テスト負荷
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GPI/GPIO
        1. 7.3.1.1 GPI/GPIO ピンの機能
        2. 7.3.1.2 GPI/GPIO 構成
        3. 7.3.1.3 GPI/GPIO による I2C アドレス
        4. 7.3.1.4 3 レベル入力モードの GPIO ピン
        5. 7.3.1.5 GPI/GPIO 内部プルアップおよびプルダウン
      2. 7.3.2  OTP
        1. 7.3.2.1 OTP の概要
        2. 7.3.2.2 OTP ページの選択
        3. 7.3.2.3 OTP ページ選択ピンの極性
        4. 7.3.2.4 「動的 OTP ページ変更」セクションを追加
        5. 7.3.2.5 動的 OTP ページ変更のタイミング
      3. 7.3.3  PWRGD/PWRDN#
        1. 7.3.3.1 PWRGD/PWRDN# 機能の割り当て
        2. 7.3.3.2 PWRGD
        3. 7.3.3.3 PWRDN#
      4. 7.3.4  電源
        1. 7.3.4.1 電源ピン マッピング
        2. 7.3.4.2 未使用電源ピン
      5. 7.3.5  パワーアップ シーケンス
        1. 7.3.5.1 パワーアップ シーケンス
      6. 7.3.6  出力の有効化と無効化
        1. 7.3.6.1 OE レジスタ
        2. 7.3.6.2 OE グループの割り当て
        3. 7.3.6.3 OE およびロジック
        4. 7.3.6.4 代替 OE
        5. 7.3.6.5 OE の極性
        6. 7.3.6.6 単一の LVCMOS OE
        7. 7.3.6.7 LOS および出力動作
      7. 7.3.7  PERST#
        1. 7.3.7.1 PERST# バッファ モード
        2. 7.3.7.2 PERST# ラッチ
      8. 7.3.8  ステータス信号
        1. 7.3.8.1 CLK_READY
        2. 7.3.8.2 入力 LOS
        3. 7.3.8.3 出力周波数検出
        4. 7.3.8.4 CRC_ERROR
        5. 7.3.8.5 ステータス イベント レジスタ
        6. 7.3.8.6 デバイス割り込み
        7. 7.3.8.7 GPIO からのステータス信号
      9. 7.3.9  入力レシーバ
        1. 7.3.9.1 GPI 入力およびクロック入力
        2. 7.3.9.2 クロック入力構成および終端
        3. 7.3.9.3 差動クロック入力
        4. 7.3.9.4 フェイルセーフ入力
        5. 7.3.9.5 入力クロストークの低減
      10. 7.3.10 入力スイッチング
        1. 7.3.10.1 自動切り替え
        2. 7.3.10.2 マニュアル切り換え
      11. 7.3.11 出力 MUX
        1. 7.3.11.1 クロック出力 MUX の設定
      12. 7.3.12 出力ドライバ
        1. 7.3.12.1  出力フォーマット
        2. 7.3.12.2  1.2V LVCMOS 出力
        3. 7.3.12.3  LVCMOS 出力インピーダンス
        4. 7.3.12.4  プログラム可能な出力スルー レート
        5. 7.3.12.5  出力極性
        6. 7.3.12.6  二重終端 LP-HCSL 出力
        7. 7.3.12.7  AC および DC-LVDS
        8. 7.3.12.8  LVDS 出力コモン モード
        9. 7.3.12.9  出力ディスエーブル状態
        10. 7.3.12.10 状態変化時の出力動作
      13. 7.3.13 出力同期
        1. 7.3.13.1 出力同期
        2. 7.3.13.2 同期および非同期 OE
      14. 7.3.14 出力位相シフト
      15. 7.3.15 動的な周波数変更
        1. 7.3.15.1 FOD 設定の更新
        2. 7.3.15.2 チャネル分周器を更新
        3. 7.3.15.3 DCO モード
    4. 7.4 SSC
    5. 7.5 デバイスの機能モード
      1. 7.5.1 分数出力分周器
        1. 7.5.1.1 FOD 動作
        2. 7.5.1.2 エッジ コンバイナ
        3. 7.5.1.3 整数境界スプリアス
      2. 7.5.2 バッファのみモード
    6. 7.6 プログラミング
      1. 7.6.1 I2C シリアル インターフェイス
      2. 7.6.2 ベンダ ID
      3. 7.6.3 OTP のプログラミング
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 アプリケーションのブロック図の例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
      4. 8.2.4 アプリケーション特性の波形
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
Data Sheet

LMK3H2104 および LMK3H2108 4 および 8 出力 PCIe Gen 1 ～ 7 準拠、低ジッタ汎用 BAW クロック ジェネレータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード