バージョンを選択

バージョンを選択

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。

ADS98XX-FPGA-EXAMPLE-CODE

ADS98xx FPGA interface example code

バージョンを選択
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
最新バージョン
バージョン: 1.1.0
リリース日: 2024/02/08
download

ADS98xx_verilog_source_v1.1.0.zip  — 43 K

Source code archive

MD5 チェックサム
製品
高精度 ADC
ADS9811 — アナログ フロント エンド (AFE) 内蔵、8 チャネル、18 ビット、1MSPS、同時サンプリング ADC ADS9813 — アナログ フロント エンド (AFE) 内蔵、8 チャネル、18 ビット、2MSPS/チャネル、同時サンプリング ADC ADS9815 — アナログ フロント エンド内蔵、8 チャネル、18 ビット、1MSPS/チャネル、デュアル、同時サンプリング ADC ADS9817 — アナログ フロント エンド内蔵、8 チャネル、18 ビット、2MSPS/チャネル、デュアル、同時サンプリング ADC

資料

open-in-new

Manifest

Manifest

リリース情報

Verilog modules for interfacing to the ADS98xx.

最新情報

  • v1.0.0 - Initial release
  • v1.1.0 - Moved posedge_detect module to it own file and updated coding-style