TIDA-050057

PC アプリケーション向け、Alder Lake と Raptor Lake の VCCIN_AUX レールに適した電源ソリューションのリファレンス デザイン

TIDA-050057

設計ファイル

概要

この電源リファレンス デザインは、Intel®Alder Lake および Raptor Lake プラットフォームの VCCIN_AUX レールをサポートしています。TPS51215A コントローラをオペアンプと組み合わせて使用すると、VID 制御、負荷ライン (LL)、電流モニタ (IMON) などの制御機能をサポートできます。このリファレンス デザインでは、テスト ツール インターポーザーの位置を確保しており、評価が容易です。

特長
  • 差動電圧帰還
  • 2 ビットの VID を使用し、0.5V ~ 2.0V および 0V の VOUT というフレキシブルな出力電圧をサポート
  • ソフトスタート時間と出力電圧の遷移時間をプログラム可能
  • 線路抵抗が 2mΩ の小ささである負荷ライン (LL) を採用し、負荷過渡を強化
パーソナル・エレクトロニクス
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

PDF | HTML
JAJU855.null (null KB)

リファレンス デザインの概要と検証済みの性能テスト データ

TIDMB40.PDF (1225 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDMB39.PDF (133 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDMB42.ZIP (2047 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCGB8.ZIP (1173 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDMB41.PDF (6787 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDMB38.PDF (1375 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

汎用オペアンプ

TLV9051コスト最適化アプリケーション向け、シングル、5.5V、5MHz、15V/μs のスルーレート、RRIO (レール ツー レール入出力) オペアンプ

データシート: PDF | HTML
MOSFET

CSD87355Q5DSON 5mm x 6mm パワー・ブロック、45A、30V、N チャネル、同期整流降圧 NexFET™ パワー MOSFET

データシート: PDF | HTML
AC/DC と DC/DC の各コントローラ (外部 FET)

TPS51215A2 ビット VID 搭載、3V ~ 28V 入力、単相 D-CAP2 コントローラ

データシート: PDF | HTML

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
タイプ タイトル 最新の英語版をダウンロード 日付
* 設計ガイド PC アプリケーションにおける Alder Lake および Raptor Lake の VCCIN_AUX レール用電源ソリューションのリファレンス・デザイ PDF | HTML 英語版 PDF | HTML 2022/03/14

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。