TIDA-00928

ファイバー / ツイストペア インターフェイス付き、EMI/EMC 準拠 10/100Mbps イーサネット ブリックのリファレンス デザイン

TIDA-00928

設計ファイル

概要

このイーサネット ブリックのリファレンス デザインは銅線またはファイバのインターフェイスに対応するための複数のボードを不要にし、簡素化したソリューションを実現します。コスト最適化されたスケーラブルなソリューション向けに、小型フォーム ファクタを採用し、低消費電力の 10/100Mbps イーサネット トランシーバを使用して基板サイズを低減するとともに、高温対応の産業用アプリケーションで消費電力を低減します。DP83822 は、標準的なツイストペア ケーブル経由、または外部光ファイバ(SC、ST、SFP のいずれか)トランシーバに接続してデータを送受信するために必要な物理レイヤ機能すべてを提供します。このリファレンス デザインは、固定 LDO またはプログラマブル LDO を使用して、アナログと IO に電力を供給するさまざまな電源電圧レベルを構成するオプションを提供します。このブリックは、内部 MAC を使用して TM4C129X TIVA™ マイコンとのインターフェイスを実現します。このリファレンス デザインは、IEC61000-4 Level 4 規格に準拠し、電磁波、ESD、EFT のテスト済みです。

特長
  • DP83822 イーサネット PHY は、ファイバ(100BASE-FX)またはツイストペア(銅線 - 100BASETX と 10BASE-T)の各インターフェイスを採用  
  • アプリケーションに応じて、アナログと I/O の電源電圧レベルを個別に構成する機能を搭載
  • リンクとアクティビティを示すプログラマブル LED のサポート
  • EN55011 Class-A の電磁波要件、IEC61000-4-2 level 4 criterion B(条件 B)に適合
  • D83822 の動作温度範囲:40oC ~ 125oC
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

JAJU263C.null (null KB)

リファレンス デザインの概要と検証済みの性能テスト データ

TIDRO13A.ZIP (904 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRO12B.ZIP (101 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRO15B.ZIP (5459 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCCR1A.ZIP (1236 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRO14A.ZIP (1761 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRO11B.ZIP (868 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TL1963A-Q1車載向け、逆電流保護機能搭載、1.5A、20V、調整可能な低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TPS71550mA、24V、超低静止電流 (IQ)、低ドロップアウト (LDO) 電圧レギュレータ

データシート: PDF | HTML
イーサネット PHY

DP83822IFファイバ・サポート、16kV ESD に対処、低消費電力、高い信頼性、10/100Mbps イーサネット PHY トランシーバ

データシート: PDF | HTML
イーサネット PHY

DP83822I低消費電力、高信頼性の 10/100Mbps イーサネット PHY トランシーバは、16kV の ESD に対処

データシート: PDF | HTML
イーサネット PHY

DP83822HF拡張温度範囲、ファイバをサポート、16kV ESD に対処、高い信頼性、10/100Mbps イーサネット PHY トランシーバ

データシート: PDF | HTML
クロック ジェネレータ

CDCE9132.5V または 3.3V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ

データシート: PDF | HTML
ESD 保護ダイオード

TPD4E05U06-Q1車載、USB および高速インターフェイス向け、クワッド 0.5pF、5.5V、±12kV ESD 保護ダイオード

データシート: PDF | HTML
リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TPS754パワー・グッドとイネーブル搭載、2A、超低ドロップアウト電圧レギュレータ

データシート: PDF
イーサネット PHY

DP83822H拡張温度範囲、16kV ESD に対処、高い信頼性、低消費電力、10/100Mbps イーサネット PHY トランシーバ

データシート: PDF | HTML
クロック バッファ

CDCLVC1102低ジッタ、1:2 LVCMOS ファンアウト・クロック・バッファ

データシート: PDF | HTML

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
タイプ タイトル 最新の英語版をダウンロード 日付
* 設計ガイド EMI準拠、125℃、10/100Mbpsイーサネット・ブリック、ツイストペア または光ファイバ・インターフェイスのリファレンス・デザイン (Rev. C 翻訳版) 英語版 (Rev.C) 2018/04/06
技術記事 Overcoming Ethernet connectivity challenges on the power grid PDF | HTML 2019/06/27
技術記事 Two ways to save power with low-power Ethernet PDF | HTML 2016/11/17

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。